VHDL polynom-Multiplikation

[Jele D. (jele_d)]

Hallo zs .
ich habe eine frage , es geht um Polynom Multiplikation 𝑔1 𝑥 = 𝑥8 + 𝑥7 + 
𝑥4 + 𝑥2 + 𝑥 + 1. und 𝑔2 𝑥 = 𝑥3 + 𝑥2 + 1 , und zwar ich habe die 
Multiplikation gemacht , Am Ausgang erscheint dabei Schritt für Schritt 
die Ergebnisbitfolge 1011 0111 0011, und jetzt ich will Inhalte der 
Speicherregister : Linkesschiebend skizzieren , im Anhang findet man 
Musterlösung , aber hab die gar nicht verstanden , kann jemand bitte das 
erklären

[Gustl B. (-gb-)]

Na was eben oben im Bildchen die Schaltung auch beschreibt:
Da sind 8 Register, und der neue Eingangswert wird da an manchen Stellen 
addiert.
Tja wie addieret man bei einem Bit Breite? Der Halbaddierer macht das 
mit einem XOR. Und siehe da, kaum macht man es richtig, schon hat man 
nach dem 12. Takt das korrekte Ergebnis.

[Évariste heisst das Genie (Gast)]

Jele D. schrieb:
> Polynom Multiplikation

Das ist wohl etwas unglücklich formuliert, man sollte eine 
Multiplikation in GF(2) nicht mit einen Polynommultiplikation im Bereich 
der rationalen Zahlen gleichsetzen.

Siehe auch
https://en.wikipedia.org/wiki/Finite_field_arithmetic resp.
https://de.wikipedia.org/wiki/Endlicher_K%C3%B6rper