Nach dem ich schon seid Jahren mehr oder weniger saubere Aufbauten auf Lochraster mache möchte ich jetzt gerne erstmals eine Platine fertigen lassen. 2 Layer ohne weitere Besonderheiten. Da hier im Forum trotz des oftmals sehr rauen Umgangstons zweifellos etliche Experten unterwegs sind hoffe ich, dass jemand mit mehr Erfahrung Lust hat, sich meinen angehängten Gerber Export einmal anzuschauen, ob das grundsätzlich in Ordnung ist. Zum Kontext: Die Platine soll eine bereits vorhandene ältere LED Anzeige mit etwa 350Watt Leistungsaufnahme steuern. Rechts unten ist ein Bedienfeld, dass später Abgetrennt werden soll. Mir geht es um die Gestaltung der Platine bitte keine ausufernden Diskussionen bezüglich der ungewöhnlichen 21V Betriebsspannung etc.
Was ist denn in dem .rar drinnen? Etwa ein proprietäres Format ala Eagle oder so? Kannst Du das Projekt nicht als Bilder anhängen? Gruss Chregu
Christian M. schrieb: > Was ist denn in dem .rar drinnen? Ich bekomme die Datei zwar runtergeholt, kann sie aber anschließend leider nicht öffnen :/
In der rar befinden sich eigentlich nur die Daten vom Gerber Export. Verwendet habe ich Kicad. Ich dachte als Archiv wird es kompakter aber ich habe jetzt die Dateien einzeln angehängt und auch die Datei von Kicad selbst für alle, die es verwenden.
P. Renzer schrieb: > Datei von > Kicad selbst Der DRC wirft 84Fehler und 136 Warnungen. Kurzschlüsse, ungeroutete Netze...
Entschuldigt bitte, ich sehe gerade, ich habe aus versehen eine alte Version hochgeladen. Das hier sind die aktuellen Daten. Kicad ist vorher Abgeschmiert und ich hatte übersehen, dass ein Teil nicht gespeichert wurde.
Die drc Fehler sind ok, hauptsächlich Überschneidungen beim Bestückungsdruck wegen des Displayrahmens das wird aber beim Export ausgespart
P. Renzer schrieb: > Die drc Fehler sind ok Glaube ich nicht. Abgesehen von einem ganzen Sack voller "Leiterbahn-Leichen" (Reststückchen alter Bahnen, die unter Pads und neuen Bahnen verdeckt sind) gibt es da massig Abstandsfehler – nicht nur im Bestückungsdruck, auch Bauteil-Bauteil. Entweder ist da ein Bauteil völlig fehldefiniert, oder aber die kollidieren dann wirklich beim Bestücken. Irgendwelche Luftlinien sehe ich da auch noch drin. Das ist wie mit Software und Compiler: gerade als Anfänger sollte man stets darauf bedacht sein, nicht nur fehlerfrei sondern auch frei von Warnungen zu arbeiten. Wenn man sich ganz sicher ist, was man tut, kann man dann anfangen, Ausnahmen von den Regeln zuzulassen.
Bei der Platine ist es so, dass der Hauptcontroller unter dem Display sitzt. Das Display (2x16 Zeichen LCD) wird später mit Abstandshaltern 25mm über der Platine Montiert. Dadurch, dass der Display Footprint aktuell direkt auf der Platine liegt denkt Kicad, dass ich die Bauteile ineinander Installieren möchte. tatsächlich passen die Bauteile definitiv problemlos darunter. Ich hatte erst überlegt statt des Displays nur eine Pfosteleiste statt des Displays zu verwenden, aber es war für mich mit dem richtigen Display Footprint besser zu sehen, wie die Dimensionen sind. Ich bin für Tipps dankbar, wie Profis das regeln, wenn Bauteile Übereinander montiert werden. Einfach die Abstandsfläche vom Display Footprint löschen? Wenn es eine bessere Möglichkeit ohne DRC Fehler gibt ändere ich das gerne.
P. Renzer schrieb: > Die drc Fehler sind ok Hast Du Dir ja nicht mal angesehen. Und die neuen Daten schau ich mir nicht an, weil keine PCB dabei. Wenn DU schon nicht die Motivation aufbringts aktuelle und vollständige Daten zu liefern und selbst auf Hinweis nicht die DRC Fehler wenigstens anschaust, endet meine Hilfe hier.
Hallo Max, Hier für dich noch einmal das aktuelle Board. Wie ich oben geschrieben habe, war die erste Version fehlerhaft. Eine Änderung an den Relais Footprints wurde nicht übernommen. Woher die Fehler mit dem sich überschneidenden Bestückungsdruck und den Abstandsflächen kommen habe ich einen Post weiter oben Beschrieben. Über Vorschläge, wie ich das eleganter löse bin ich dankbar. Selbes gilt übrigens auch für diese ganzen kleinen Leiterbahnschnipsel, die sich überall ansammeln. Gibt es eine effektive Methode die Schnell zu finden und zu beseitigen?
Jörg W. schrieb: > Das ist wie mit Software und Compiler: gerade als Anfänger sollte man > stets darauf bedacht sein, nicht nur fehlerfrei sondern auch frei von > Warnungen zu arbeiten. Sorry, aber bei meiner ersten Platine hagelte es auch jede Menge Warnungen, weil der Bestückungsdruck/Umrißflächen von nebeneinandeliegenden Widerständen Überschnidungen hatte oder Transistoren in TO-92 zu geringe Leiterbahnabstände haben. Ich habe die alle durchgesehen und dann ignoriert. Und diese merkwürdigen Leiterbahnfragmente hatte ich auch in Mengen, die konnte man durch Auswählen bei der Überprüfung entfernen, aber mühsam war das schon. Platine funktioniert. Bei mir sitzt das LCD auch in der "zweiten Etage". Das habe ich nur in einen benutzerdefinierten Layer gezeichnet. Und natürlich nur die Steckverbinder auf die Kupferlage; es ist wirklich über Steckverbinder/Kabel angeschlossen, damit es gewechselt werden kann.
P. Renzer schrieb: > Über Vorschläge, wie ich das eleganter löse bin ich dankbar. In diesem Falle kannst du doch einfach den Footprint des Bauteils lokal (nur in der Platine) editieren. Habe ich mal gemacht: ich habe den "Courtyard" rausgeworfen, weil er an der Stelle nutzlos ist (da du ja weißt, dass sich das Bauteil nicht in einer Ebene mit den anderen befindet). Außerdem habe ich einen großen Teil des Bestückungsdrucks entfernt, da ist jetzt nur noch die Bauteilreferenz und ein paar Markierungen in den Ecken. Die Taster sind einfach buggy gewesen, denn da hat sich im Bibliotheksteil bereits der Bestückungsdruck mit den Lötaugen überschnitten. Da habe ich jeweils die Linie im Bestückungsdruck sinnvoll eingekürzt. An einem Stecker musste ich noch die Pin-1-Markierung etwas versetzen, und eine Bauteilreferenz im Bestückungsdruck ein wenig kleiner gemacht, schon läuft das alles ohne Warnungen durch. > Selbes gilt > übrigens auch für diese ganzen kleinen Leiterbahnschnipsel, die sich > überall ansammeln. Gibt es eine effektive Methode die Schnell zu finden > und zu beseitigen? Sie gar nicht erst entstehen lassen. :-) Früher hatte Kicad das nicht gewarnt, bei Altprojekten habe ich solche Leiterzugleichen auch noch. Bei neuen Projekten lässt man sie besser nicht entstehen. Eine automatische Methode, sie zu beseitigen, kenne ich nicht.
svensson schrieb: > Sorry, aber bei meiner ersten Platine hagelte es auch jede Menge > Warnungen, weil der Bestückungsdruck/Umrißflächen von > nebeneinandeliegenden Widerständen Überschnidungen hatte Bestückungsdruck und Umrissflächen ist ja OK, das sollte auch keine Warnung ergeben. Bestückungsdruck, der später "wegradiert" wird, ist aber eigentlich immer sinnlos. Wenn ich Bestückungsdruck vorsehe, will ich ihn am Ende auch sehen können. > oder > Transistoren in TO-92 zu geringe Leiterbahnabstände haben. Das ist aber ein Bug. Die Minimalabstände in den Board-Vorgaben stellt man so ein, dass der Fertiger das dann auch zu fertigen in der Lage ist. Wenn es dann noch ein Bauteil gibt, was diese Abstände nicht einhält, dann wirft es dir (wenn er ordentlich ist) der Fertiger um die Ohren, andernfalls riskierst du, Ausschuss fertigen zu lassen. Wenn du natürlich mit irgendwelchen Voreinstellungen bei den Regeln ins Rennen gehst, die gar nicht den Restriktionen deines Fertigers entsprechen, dann hast du ein systematisches Problem. Beim Ignorieren von Warnungen hast du immer das Risiko, dass dir was Wichtiges untergeht.
Jörg W. schrieb: > Die Taster sind einfach buggy gewesen, denn da hat sich im > Bibliotheksteil bereits der Bestückungsdruck mit den Lötaugen > überschnitten. Da habe ich jeweils die Linie im Bestückungsdruck > sinnvoll eingekürzt. ps: Ich habe sie dafür in eine separate Library auslagern müssen, um nicht jeden einzeln editieren zu müssen. Das nur als Warnung, wenn du meinen Board-Vorschlag 1:1 übernimmst: die heißen darin einfach "Library".
pps: Ich habe mal das 3D-Modell des LCD 5 mm angehoben. Das dürfte ja eher deinen Wünschen entsprechen, und dann kann man sich das auch vernünftig in 3D angucken.
Ob die vielen Vias in den dicken Leiterbahnen so viel bringen, wage ich zu bezweifeln. Ein paar Vias jeweils an Anfang und Ende sollten Ober- und Unterseite auch gut genug miteinander verbinden.
Jörg, danke erst einmal für deine Änderungsvorschläge. Was die Vias betrifft habe ich mir zugegeben gedacht viel hilft viel. Wenn es eher üblich ist nur an den Enden Vias einzufügen kann ich das gerne ändern. Bei dauerhaften Strömen Von 15A wollte ich nicht zu geizig sein. Es ist ja kein Kommerzielles Projekt bei dem um jeden Cent für Platinenfläche gerungen wird. Das mit den Tastern Muss ich mir anschauen, wie ich die einbinde. Mich würde interessieren, wie du das Anheben des 3d Modells Gemacht hast. Ich habe das Display zum betrachten zugegeben bisher immer auf die Seite geschoben. Man merkt halt, dass mir noch etwas die Erfahrung fehlt. Ist vermutlich Besser einen guten teil des Bestückungsdrucks vom Display wegzulassen. Mich hat es zugegeben abgesehen von den DRC Warnungen nicht besonders gestört gehabt die etwas fragmentierten Konturen auf dem Layer zu haben.
Noch eine kurze Frage, Gibt es eine einfache Möglichkeit Vias außerhalb der Mitte einer Leiterbahn zu Platzieren? Ich versuche gerade die Leiterbahnen anzupassen aber ich schaffe es nicht am Anfang und am ende mehrere Vias nebeneinander zu Platzieren, nur hintereinander, mittig die Leiterbahn entlang.
P. Renzer schrieb: > Was die Vias betrifft habe ich mir zugegeben gedacht viel hilft viel. > Wenn es eher üblich ist nur an den Enden Vias einzufügen kann ich das > gerne ändern. Lohnt nicht, die sind da, lass sie. Sie werden nur nicht viel nützen. > Bei dauerhaften Strömen Von 15A wollte ich nicht zu geizig > sein. Der Strom sollte sich einigermaßen gleichmäßig auf beide Bahnen aufteilen, aber das macht er an den Enden. > Das mit den Tastern Muss ich mir anschauen, wie ich die einbinde. Unter "Einstellungen" kannst du "Footprintbibliotheken verwalten". Dort kannst du projekt-lokale Bibliotheken einbinden. Eigentlich braucht man fast immer in einem Projekt lokale Bibliotheken, weil in den vorgefertigten nicht alles da ist. Insofern habe ich da immer mindestens eine lokale noch rumliegen, in die ich dann ggf. auch modifizierte Bauteile reinstopfen kann. Unter "Bearbeiten" gibt's auch ein Tool, um global Footprints zu ändern. Da kannst du bspw. sagen, dass alle Footprints mit einem bestimmten Namen durch solche aus deiner lokalen Bibliothek ersetzt werden sollen (das habe ich hier bei den Tastern gemacht gehabt). > Mich > würde interessieren, wie du das Anheben des 3d Modells Gemacht hast. Du wählst das Display aus und sagst dann (rechte Maustaste), dass du das jetzt (lokal für das Board) im Footprint-Editor bearbeiten willst. Da hast du oben so ein Zahnrad, mit dem du die globalen Eigenschaften des Footprints festlegst. Dort gibt's einen Reiter für das 3D-Modell, und da kannst du Verschiebungen, Drehungen oder Skalierungen des Modells vornehmen.
P. Renzer schrieb: > Noch eine kurze Frage, Gibt es eine einfache Möglichkeit Vias außerhalb > der Mitte einer Leiterbahn zu Platzieren? Shift-Taste drücken. Allerdings malt er mir dann immer noch ein hässliches Stück Leiterbahn dazu, das man danach umständlich wieder löschen muss. Habe auf die Schnelle nicht gefunden, wie man das verhindert. Eventuell öffne mal einen neuen Thread hier mit exakt der Frage im Titel. Kannst ja auf den Thread hier verweisen.
Ich habe mal einen Thread mit der Frage erstellt. Jörg W. schrieb: > Unter "Bearbeiten" gibt's auch ein Tool, um global Footprints zu ändern. > Da kannst du bspw. sagen, dass alle Footprints mit einem bestimmten > Namen durch solche aus deiner lokalen Bibliothek ersetzt werden sollen Ich habe zb. für den Batteriehalter bereits neue Footprints angelegt, allerdings hatte ich die bis jetzt immer gleich in der Globalen Bibliothek gespeichert. Den fehlerhaften Taster habe ich jetzt in der Globalen Bibliothek gegen das von dir ausgebesserte Modell ersetzt, dann muss ich mich nächstes mal nicht mehr damit herumärgern. Jörg W. schrieb: > Dort gibt's einen Reiter für das 3D-Modell, und da > kannst du Verschiebungen, Drehungen oder Skalierungen des Modells > vornehmen. danke, gut zu wissen, ich habe es gleich noch etwas angehoben.
Christian M. schrieb: > Etwa ein proprietäres Format ala Eagle oder so? Wenn dir "Gerber Export" nichts sagt, halte dich doch einfach raus. P. Renzer schrieb: > ... angehängten Gerber Export ...
Forist schrieb: > Wenn dir "Gerber Export" nichts sagt, halte dich doch einfach raus. Naja, bei einem RAR kann man zumindest mal extern dazu schreiben, was sich drin versteckt. ;-) Hat er ja danach gemacht. Ansonsten, weiß nicht, wie das bei den diversen PCB-Fertigern so ist, aber mit einem Zip-Archiv ist man üblicherweise für die Gerberdaten wohl bei allen auf der sicheren Seite. Die paar Prozent, die RAR da vielleicht besser komprimiert, machen das Kraut nicht fett.
Ich werde es mir merken und das nächste mal ein Zip Archiv verwenden
Sowas wie im Anhang ist nicht so pralle, auch wenn beides selbstverständlich funktionieren wird. - Wenn man die Vias schon so platziert, dass eine durchgehende Massefläche möglich ist (was man in der Regel möchte), sollte man sich diese nicht durch die Leiterführung zerschneiden - Auf Bild zwei werkeln wohl zwei verschiedene Abstandsregeln: 0.2mm für Via <-> Track und 0.5mm für Via <-> Kupferfläche. Der große Unterschied ergibt kaum Sinn. - Die 0.5mm Thermals finde ich sehr dick. An manchen Pins sind 4x0.5mm Thermal plus 0.25mm Leiterzug. Da hat die Wärmefalle wohl keinen Effekt mehr. Lasse mich aber bei diesem Punkt gern eines Besseren belehren.
Karsten B. schrieb: > - Auf Bild zwei werkeln wohl zwei verschiedene Abstandsregeln: 0.2mm für > Via <-> Track und 0.5mm für Via <-> Kupferfläche. Der große Unterschied > ergibt kaum Sinn. Ich hatte zugegeben die Abstandsregeln für die Kupferfläche nicht angepasst sondern den Standartwert gelassen. Du hast recht, es macht wenig sinn. Karsten B. schrieb: > - Die 0.5mm Thermals finde ich sehr dick. An manchen Pins sind 4x0.5mm > Thermal plus 0.25mm Leiterzug. Da hat die Wärmefalle wohl keinen Effekt > mehr. Lasse mich aber bei diesem Punkt gern eines Besseren belehren. Ich habe keine Praktische Erfahrung was die dicke der Thermals betrifft ich würde dir aber Tendentiell zustimmen, dass weniger reichen würde. Vielleicht hat ja jemand praktische Erfahrungen, welche dicke für die etwa 0,5A pro Pin, die bei den Thermals maximal auftreten ein guter wert wäre. Karsten B. schrieb: > - Wenn man die Vias schon so platziert, dass eine durchgehende > Massefläche möglich ist (was man in der Regel möchte), sollte man sich > diese nicht durch die Leiterführung zerschneiden Wenn ich dich richtig verstehe sollte ich die vier Leitungen aus dem ersten Bild weiter zusammenrutschen um die kleinen Massestücke dazwischen zu entfernen, oder meinst du ich sollte die Vias weiter auseinander setzen um dazwischen Massenflächen zu haben so weit möglich?
P. Renzer schrieb: > Wenn ich dich richtig verstehe sollte ich die vier Leitungen aus dem > ersten Bild weiter zusammenrutschen um die kleinen Massestücke > dazwischen zu entfernen, oder meinst du ich sollte die Vias weiter > auseinander setzen um dazwischen Massenflächen zu haben so weit möglich? Beides geht, aber so einen Kupfer-Finger lässt man nicht stehen. Das ist eine Antenne.
Ich habe die Platine noch einmal Überarbeitet und versucht alle Verbesserungsvorschläge einfließen zu lassen. Rechts oben im Bereich der Klemmen J1 und J2 ist die Leiterbahn für den Fließenden Strom recht dünn. Gibt es da ein Standartverfahren die Leiterbahnen gleich bei der Fertigung zusätzlich mit Zinn zu verstärken? Eventuell einfach ein Polygon im Paste Layer darüber? Oder ist das eher etwas, dass man mit dem Fertiger individuell besprechen müsste bzw. in der Lötstopmaske aussparen und dann bei der Bestückung selbst mit Zinn nacharbeiten?
Sieht ja so erstmal ganz OK aus, und wirft keine DRC-Fehler mehr. ;-) Ich hoffe, dass all deine stehenden TO220-Bauteile damit klar kommen, keine Kühlfläche zu haben. Verzinnen von Leiterbahnen bringt rein gar nichts: schau dir mal die Leitfähigkeitsunterschiede zwischen Kupfer und Zinn an. Wenn du meinst, dass da was zu dünn ist, dann in der Tat, öffne den Lötstopp, aber löte anschließend Kupferdrähte da drauf. Das ist aber Handarbeit – einen Fertiger sollte man mit sowas nur nach Absprache beauftragen, und davor würde ich an deiner Stelle wirklich genau nachrechnen, ob man das braucht.
Jörg W. schrieb: > Verzinnen von Leiterbahnen bringt rein gar nichts: schau dir mal die > Leitfähigkeitsunterschiede zwischen Kupfer und Zinn an. Zu erwähnen ist aber, dass das nur die halbe Wahrheit ist, die Impulsbelastbarkeit der Leiterbahn verbessert sich.
Jörg W. schrieb: > Ich hoffe, dass all deine stehenden TO220-Bauteile damit klar kommen, > keine Kühlfläche zu haben. U2-4 sind Platzhalter für DCDC Wandler die als direkten Ersatz für LM78xx Regler gedacht sind und keinen Kühlkörper brauchen. Ich habe mir gespart den Footprint anzupassen. Die Wandler brauchen keinen Kühlkörper. D15 ist der Thyristor der Crowbar, die vor allem die teuren Led Panels schützen soll, wenn mal einer der DCDC Wandler durchgehen sollte. Also keine Sorge, ich habe nicht vor Silizium unnötig mit hohen Temperaturen zu Quälen ;-) Jörg W. schrieb: > Wenn du meinst, > dass da was zu dünn ist, dann in der Tat, öffne den Lötstopp, aber löte > anschließend Kupferdrähte da drauf. Was das dünnere Leitungsstück betrifft vermute ich ist es etwas Erfahrungssache wie heiß das ganze mit der Wärmeableitung an angrenzende Pins und Kupferflächen wird. nur für die Leiterbahn gesehen wird das Ganze schon recht warm. Ich denke ich löte da selbst noch etwas Kupfer drüber auch wenn es bei den 20mm länge vermutlich zur not auch so gehen würde.
P. Renzer schrieb: > Erfahrungssache wie heiß das ganze mit der Wärmeableitung an angrenzende > Pins und Kupferflächen wird Bei 35u wird kaum was seitlich abgeleitet. Mit den Vias im Track verringerst Du eher den Querschnitt. https://www.dischereit.de/tipps/faq/strombelastbarkeit-von-leiterbahnen
Max M. schrieb: > https://www.dischereit.de/tipps/faq/strombelastbarkeit-von-leiterbahnen Es geht vor allem um die ca. 20mm Leiterbahn auf der unteren Lage rechts oben bei den Eingangsklemmen. Ich habe eine andere Tabelle verwendet nach der würden 15A bei 6mm Breite zu 60k Erwärmung führen, nach deiner Tabelle kleiner 45K Ich werde an der Stelle wie gesagt noch etwas Kupfer parallel Löten, dann reicht es auf jeden fall. Ich habe es nicht genau durchgerechnet, ob die Querschnittsverringerung im Bereich der Vias durch das zusätzliche Kupfer aufgewogen wird. Gefühlsmäßig hätte ich ja gesagt. Die meisten Vias sind eher angst Vias dass die Durchkontaktierungen nicht ausbrennen. Da ich in dem Bereich wenig Erfahrungen habe und mich im Hobby Bereich mit kleinen Stückzahlen bewege tendiere ich dazu eher großzügig zu dimensionieren als sparsam.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.