Hallo zusammen, ich bin auf der Suche nach n- und p-Kanal-MOSFETs mit geringen und definierten Leckströmen an Gate (I_GSS) und Drain (I_DSS). Zielwert für beides wäre weniger als 10nA. Ein Logik-Level-FET wäre wünschenswert, bei VGS=3.3V sollten mind. 100mA fließen können. Rds,on wäre idealerweise im Bereich 1 Ohm oder kleiner. Betriebstemperatur der Schaltung wird immer unter 40°C liegen. Die Transistoren werden mit Pulsen beschaltet, die etwa 10-100ns Pulsdauer haben. Damit fallen typische Low-Leakage-Analogschalter leider auch weg. Aktuell verwende ich die Typen DMP21D0UT sowie DMG1012T. Dort gibt es im Datenblatt Diagramme der Leckströme über Spannung (VGS oder VDS) und Temperatur. Das ist leider bei den wenigsten FET-Datenblättern der Fall, aber vielleicht kennt jemand noch andere Typen wo das auch angegeben wird. Für meinen Betriebsbereich wären bei diesen Typen Leckströme im Bereich 40-100nA zu erwarten. In früheren Threads wurden Typen von Advanced Linear Devices (ALD) empfohlen, diese haben sehr geringe Leckströme, aber die erreichbaren Drainströme sind zu gering für meine Anwendung. Anwendung ist der testweise Aufbau eines synchronen Boost-Wandlers für Energy Harvesting gemäß diesem Paper: https://pubmed.ncbi.nlm.nih.gov/25983340/ Mit o.g. Typen funktioniert die Schaltung, allerdings mit etwa 40nA Leckströmen in Summe. Das ist mir etwas zu viel. vielen Dank im Voraus für Eure Vorschläge!
wosnet schrieb: > Anwendung ist der testweise Aufbau eines synchronen Boost-Wandlers für > Energy Harvesting Ist doch eigentlich wurscht: wenn du nicht sowieso einen mikrometerkleinen Chip baust, ist eine Batterie die 5nW liefert bei 10 und auch bei 100 Jahren Laufzeit immer noch kleiner, als deine Schaltung. Spar dir also das Harvesting, nimm Batterien (unter der nicht mal in 100 Jahren verbrauchten 9mAh wird schwierig, aber einfach als sich einen Chip herstellen zu lassen).
wosnet schrieb: > ich bin auf der Suche nach n- und p-Kanal-MOSFETs mit geringen und > definierten Leckströmen an Gate (I_GSS) und Drain (I_DSS). > Zielwert für beides wäre weniger als 10nA. > Ein Logik-Level-FET wäre wünschenswert, bei VGS=3.3V sollten mind. 100mA > fließen können. Rds,on wäre idealerweise im Bereich 1 Ohm oder kleiner. Eine eierlegende Wollmilchsau.
> Ist doch eigentlich wurscht: wenn du nicht sowieso einen > mikrometerkleinen Chip baust, ist eine Batterie die 5nW liefert bei 10 > und auch bei 100 Jahren Laufzeit immer noch kleiner, als deine > Schaltung. > Spar dir also das Harvesting, nimm Batterien (unter der nicht mal in 100 > Jahren verbrauchten 9mAh wird schwierig, aber einfach als sich einen > Chip herstellen zu lassen). Danke, aber wie im verlinkten Paper beschrieben, soll die Spannung am Eingang nicht aus einer Batterie kommen und es geht auch nicht darum, irgendeine Batterielaufzeit zu verlängern... Es wird auch kein Chip, sondern ein diskreter Aufbau, daher die Frage nach off-the-shelf-Transistoren.
BSP125 sind bei 25° und 600 V mit max. 100 nA I_DSS spezifiziert. Sind leider auch nicht so ganz "logic level"
wosnet schrieb: > wird auch kein Chip, sondern ein diskreter Aufbau, daher die Frage nach > off-the-shelf-Transistoren. Eben drum ist die Batterielösung kleiner. Nimm JFETs. Aber merke dir: harvesting ist Unsinn, wenn die Leistung so gering ist, dass es eine Batterie tut.
Michael B. schrieb: > Aber merke dir: harvesting ist Unsinn, wenn die Leistung so gering ist, > dass es eine Batterie tut. Demnächst wird wieder einer das thermische Rauschen gleichrichten wollen...
Michael B. schrieb: > Eben drum ist die Batterielösung kleiner. > > Nimm JFETs. > > Aber merke dir: harvesting ist Unsinn, wenn die Leistung so gering ist, > dass es eine Batterie tut. Naja, es ist nur dann Unsinn, wenn man auch an die Batterie rankommt falls sie mal getauscht werden muss. Es gibt auch Anwendungen wo man die Batterie aus Sicherheitsgründen nicht haben möchte etc. etc. Größe des Designs spielt auch keine Rolle. Wie auch immer. Es handelt sich um ein Experiment/Hobby/Spaß/Interesse. Dabei lässt sich ja über Sinn und Unsinn bekanntlich streiten, würde ich aber gern vermeiden um beim Thema zu bleiben. Danke für den Tipp mit dem JFET, aber kannst Du denn einen konkreten JFET empfehlen mit den genannten Daten? Habe da auch schon recherchiert und bin auch an spezifizierten Leckströmen ebenso gescheitert wie bei MOSFETs. LDR schrieb: > Michael B. schrieb: >> Aber merke dir: harvesting ist Unsinn, wenn die Leistung so gering ist, >> dass es eine Batterie tut. > > Demnächst wird wieder einer das thermische Rauschen gleichrichten > wollen... Ist hier nicht so, da die Quelle im Gegensatz zu thermischem Rauschen, schon eine DC-Quelle ist. Siehe hier auch ein Artikel, wo die Schaltung aus dem verlinkten Paper sinnvoll verwendet wird: https://spectrum.ieee.org/using-the-inner-ears-biological-battery
wosnet schrieb: > Siehe hier auch ein Artikel, wo die Schaltung > aus dem verlinkten Paper sinnvoll verwendet wird: > https://spectrum.ieee.org/using-the-inner-ears-biological-battery So kommt man in den USA an Geld für die Forschung. Noch so ein Beispiel: https://www.youtube.com/watch?v=QFMh2swdUh0
wosnet schrieb: > für den Tipp mit dem JFET, aber kannst Du denn einen konkreten JFET > empfehlen mit den genannten Daten? https://www.digchip.com/datasheets/download_datasheet.php?id=926375&part-number=SST4118 haben so 0.2pA, wegen des gut isolierenden Gehäuses. Ausserdem sind Schaltungen gut aufbaubar die unter 1V laufen, weil ein JFET normally on ist (zum Sperren braucht er Spannung).
Michael B. schrieb: > wosnet schrieb: >> für den Tipp mit dem JFET, aber kannst Du denn einen konkreten JFET >> empfehlen mit den genannten Daten? > > https://www.digchip.com/datasheets/download_datasheet.php?id=926375&part-number=SST4118 > > haben so 0.2pA, wegen des gut isolierenden Gehäuses. Idss wird dem TE etwas mager erscheinen...
Der statische Igss ist i.a. kein Problem und liegt bei normalen Mosfets und nicht zu hohen Temperaturen im nA-Bereich. Der Drain-Source-Leckstrom schon eher. Kleiner RDSon und niedrige Leckströme widersprechen sich leider, denn niedriger RDSon bedeutet große Chipfläche und die hat nun mal einen hohen Leckstrom. Da käme höchstens Kühlen in Frage. Ohne das Schaltungskonzept im Detail zu kennen, wundere ich mich, warum mit so kurzen Pulsen und entsprechend grossen Drainströmen gearbeitet wird. Allein das Umladen der Gate-Source-Kapazität benötigt bei Mosfets mit niedrigem RDSon typischerweise sehr große Ströme, die zu Verlusten führen. Es wäre m.E. besser und einfacher, mit längeren Pulsen bei kleineren Strömen zu arbeiten und dazu Mosfets mit kleinerer Chipfläche zu verwenden.
Mike schrieb: > Der statische Igss ist i.a. kein Problem und liegt bei normalen Mosfets > und nicht zu hohen Temperaturen im nA-Bereich. Der > Drain-Source-Leckstrom schon eher. > Kleiner RDSon und niedrige Leckströme widersprechen sich leider, denn > niedriger RDSon bedeutet große Chipfläche und die hat nun mal einen > hohen Leckstrom. Da käme höchstens Kühlen in Frage. Volle Zustimmung. Frage mich allerdings, wie das in Analogschaltern, z.B. ADG611, gemacht wird. Die schaffen 10-100pA Leckströme und haben zumindest um die 100Ohm RDSon. Gibt es nicht vielleicht einen Kompromiss-Transistor zwischen meinem aktuellen Typen (DMP21D0UT, DMG1012T) mit einer Größenordnung geringeren Leckströmen und einer Größenordnung höherem RDSon? > Ohne das Schaltungskonzept im Detail zu kennen, wundere ich mich, warum > mit so kurzen Pulsen und entsprechend grossen Drainströmen gearbeitet > wird. Allein das Umladen der Gate-Source-Kapazität benötigt bei Mosfets > mit niedrigem RDSon typischerweise sehr große Ströme, die zu Verlusten > führen. > Es wäre m.E. besser und einfacher, mit längeren Pulsen bei kleineren > Strömen zu arbeiten und dazu Mosfets mit kleinerer Chipfläche zu > verwenden. Die kurzen Pulse sind notwendig, um die Spule des Wandlers rasch genug zu entladen, um am Ausgang eine genügend hohe Spannung zu erhalten. Das ergibt sich aus dem Wandlungsverhältnis (<70mV am Eingang zu 1-2V am Ausgang). Die Parameter sind aber auch nicht total frei und unabhängig. Aus der Einschaltzeit des NMOS, der Spulengröße und der Periodendauer ergibt sich auch der Eingangswiderstand des Wandlers, welcher für maximale Effizienz ungefähr dem Quellenwiderstand entsprechen sollte. LDR schrieb: > Michael B. schrieb: >> wosnet schrieb: >>> für den Tipp mit dem JFET, aber kannst Du denn einen konkreten JFET >>> empfehlen mit den genannten Daten? >> >> > https://www.digchip.com/datasheets/download_datasheet.php?id=926375&part-number=SST4118 >> >> haben so 0.2pA, wegen des gut isolierenden Gehäuses. > > Idss wird dem TE etwas mager erscheinen... Leider ja, in diesem Fall könnte ich auch einen FET von ALD benutzen, die schaffen immerhin ein paar mA. Kennst Du eventuell noch andere Typen? Die Ansteuerung müsste ich auch stark anpassen für den JFET, das wäre aber machbar.
wosnet schrieb: > Die kurzen Pulse sind notwendig, um die Spule des Wandlers rasch genug > zu entladen, um am Ausgang eine genügend hohe Spannung zu erhalten Wer klug ist, nimmt daher einen Trafo. LTC3108.
Michael B. schrieb: > wosnet schrieb: >> Die kurzen Pulse sind notwendig, um die Spule des Wandlers rasch genug >> zu entladen, um am Ausgang eine genügend hohe Spannung zu erhalten > > Wer klug ist, nimmt daher einen Trafo. LTC3108. Haha ;-) Hab das Eval-Kit für den LTC3108 hier und gemessen. Problem ist der geringe Eingangswiderstand des LTC3108 im Bereich weniger 10 Ohm (siehe Datenblatt S.4, linkes unteres Diagramm). Ich habe aber eher hochohmige Quellen von einigen Kiloohm Innenwiderstand. Damit funktioniert der LTC3108 nicht (zumindest nicht mit Spannungen von einigen zehn Millivolt). Da ist ein frei konfigurierbarer Boost im discontinuous conduction mode (mit über das Timing einstellbarem Eingangswiderstand) klüger. Wie gesagt, ich habe die Schaltung bereits aufgebaut mit den genannten Transistortypen und sie funktioniert auch, selbst mit Quellen mit 1kOhm Eingangswiderstand. Problem sind die relativ hohen Leckströme der Transistoren. Freue mich daher über Vorschläge zu Transistoren.
wosnet schrieb: > Problem sind die relativ hohen Leckströme der Transistoren. Einfach auf -196°C abkühlen...
wosnet schrieb: > Da ist ein frei konfigurierbarer Boost im discontinuous conduction mode > (mit über das Timing einstellbarem Eingangswiderstand) klüger. Auch den kann man mit Trafo bauen. Grundlagen der Elektrotechnik.
wosnet schrieb: > Wie auch immer. Es handelt sich um ein Experiment/Hobby/Spaß/Interesse. > Dabei lässt sich ja über Sinn und Unsinn bekanntlich streiten, würde ich > aber gern vermeiden um beim Thema zu bleiben. In dem Fall würde ich mal über selektierte Exemplare nachdenken. Für Einzlestücke in og. "Spezial-Anwendungen" kann man das schon mal machen ...
Beitrag #7329993 wurde vom Autor gelöscht.
Jester schrieb: > In dem Fall würde ich mal über selektierte Exemplare nachdenken. Für > Einzlestücke in og. "Spezial-Anwendungen" kann man das schon mal machen > ... Das ist ne sehr gute Idee, besten Dank! Ich schau mir mal an wie stark die Typen streuen bzgl. Leckströmen.
wosnet schrieb: > Ein Logik-Level-FET wäre wünschenswert, bei VGS=3.3V sollten mind. 100mA > fließen können. Rds,on wäre idealerweise im Bereich 1 Ohm oder kleiner. > Betriebstemperatur der Schaltung wird immer unter 40°C liegen. > Die Transistoren werden mit Pulsen beschaltet, die etwa 10-100ns > Pulsdauer haben. da fiele mir nen 74AC14 ein.. zwei oder mehr gates parallel geschaltet hat man den gewünschten "bumms".. und der mosfet-treiber ist gleich mit drinn.. über die restlichen gewünschten bedingugen hab ich grad keine übersicht.. https://www.mouser.de/c/?q=74ac14
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.