Moin, ich habe 8 Leitungen, die an oder aus sein können. Ich möchte die Anzahl der Leitungen wissen, die "an" sind. Bisher mache ich das mit Volladdieren, 2 erfassen die ersten 6 Leitungen. Die beiden gehen in einen 3bittigen Volladierer, an dessen Carry In bit 0 geht Leitung sieben, dann noch einen 3bittigen VA, in den geht der vorherige 3bit VA und ins 0bit geht noch die 8te Leitung. Geht das mit weniger Gattern?
Angehängte Dateien:
-
8_1bit_ein_zu_1_3bit_aus.jpg
110 KB
J. T. schrieb: > Geht das mit weniger Gattern? Mit einem Mikrocontroller, sagt der Praktiker. Ist das eine Hausaufgabe oder soll ein echtes "Problem" gelöst werden?
:
Bearbeitet durch User
Ich meinte schon einzelne Gatter. Zum Hintergrund: Es geht um ein Logiksimulationsspiel, dort hat man einzelne Logikgatter als Bausteine. Ich versuche gerade, meine "Game of Life"-Zelle kompakter zu bekommen.
Sn60pb38cu2 schrieb: > mit einem 64kB Eprom als Statemachine Guter Tipp. Er braucht allerdings nur 8 Eingänge, nicht 16.
Bei 9 Bit kann man gleich ein ausgangsbit mit der entscheidung belegen. Ich würde das eher als Lookup bezeichnen.
Nemopuk schrieb: > Guter Tipp. Er braucht allerdings nur 8 Eingänge, nicht 16. richtig, aber darum soll es hier nicht gehen. Es ist kein Ersatz gesucht. Die Frage ist, geht es mit weniger Gattern, wenn man keine Tabelle ausm Speicher befragen will, sondern es tatsächlich mit einzelnen Gattern machen möchte. J. R. schrieb: > Bei 9 Bit kann man gleich ein ausgangsbit mit der entscheidung belegen. > Ich würde das eher als Lookup bezeichnen. Ich hab aber nur 8 Nachbarzellen. J. R. schrieb: > Ich würde das eher als Lookup bezeichnen. Und darum soll es gar nicht gehen. Hier sind gatterorientierte Lösungen gefragt ;-)
:
Bearbeitet durch User
> 8 mal 1bit zu einmal 3bit zusammenfassen J. T. schrieb: > ich habe 8 Leitungen, die an oder aus sein können. Ich möchte die Anzahl > der Leitungen wissen, die "an" sind. Das wären neun mögliche Zustände, 0…8. Es würde mich außerordentlich überraschen, wenn man das mit 3Bit darstellen könnte.
Nemopuk schrieb: > Ist das eine Hausaufgabe oder soll ein echtes "Problem" gelöst werden? dein Beitrag ist mir irgendwie durchgerutscht, sorry. Es soll das "echte "Problem"" "ein Gattersammelsorium nimmt Volumen x ein, gewünscht ist aber Volumen 0,y*x" gelöst werden. Das geht natürlich am besten, wenn man die Anzahl der Gatter selbst, die das Gattersammelsorium bilden, kleiner macht.
:
Bearbeitet durch User
Norbert schrieb: >> 8 mal 1bit zu einmal 3bit zusammenfassen > > J. T. schrieb: >> ich habe 8 Leitungen, die an oder aus sein können. Ich möchte die Anzahl >> der Leitungen wissen, die "an" sind. > > Das wären neun mögliche Zustände, 0…8. > Es würde mich außerordentlich überraschen, wenn man das mit 3Bit ja sorry, ich hab das Carrybit vom letzten Volladdierer in der Kette vergessen.... Aber das sollte ja schon im Schaltbildchen ersichtlich werden.
:
Bearbeitet durch User
J. T. schrieb: > Aber das sollte ja schon im Schaltbildchen ersichtlich werden. Mag sein. Aber wenn der Text schon nicht schlüssig ist, spart man sich gerne mal das Betrachten der Bildchen. ;-)
J. T. schrieb: > Es soll das "echte "Problem"" "ein Gattersammelsorium nimmt Volumen x > ein, gewünscht ist aber Volumen 0,y*x" gelöst werden. Ein Mikrocontroller nimmt echt weniger Volumen ein, als so viele Logikgatter. Ich habe allerdings heraus gelesen, dass es doch kein echtes Problem ist, sondern eine theoretische Aufgabe als Gehirnjogging.
:
Bearbeitet durch User
Nemopuk schrieb: > Ein Mikrocontroller ist in dieser Spielwelt nicht verfügbar, ausser du baust ihn dir aus Gattern auf. Und das wird sicherlich nicht kleiner. Nemopuk schrieb: > Ich habe allerdings heraus gelesen, dass es doch kein echtes Problem > ist, sondern eine theoretische Aufgabe als Gehirnjogging. so ist es. darum das "echt" noch in extra Anführungszeichen. J. T. schrieb: > Zum Hintergrund: > Es geht um ein Logiksimulationsspiel, dort hat man einzelne Logikgatter > als Bausteine Ganz "einfache Frage", ohne Notwendigkeit auf Hinweise auf völlig andere Lösungsmöglichkeiten. Kann ich 8 Eingänge mit weniger als 8 Volladdierern, bzw genauer 8 ODER-, 16 UND- und 16 XOR- Gattern aufbauen? Auf Gatterebene betrachtet verbraucht dein Mikrocontroller viel vieeel viiiieeeel mehr Platz, als die paar Addierer.
:
Bearbeitet durch User
Sn60pb38cu2 schrieb: > mit einem 64kB Eprom als Statemachine Bei acht Leitungen? Das sollte doch wohl sparsamer gehen. ;-)
3 Gedanken: Grundsätzlich ist das eine Addition. D.h. Addierer sind grundsätzlich die richtigen Bausteine. Du kannst die Addierer baumartig anordnen, dann kommst du zumindest am Anfang mit Halbaddierern aus, zusätzlich ist die Wortbreite weiter unten im Baum kleiner. Der 2. Gedanke: ein grundsätzliches Hilfsmittel für solche Logik-Fragen ist das https://de.wikipedia.org/wiki/Karnaugh-Veitch-Diagramm. 3. Ein weiterer Google-Begriff für diese Aufgabe dürfte der Begriff "Hamming-Gewicht" sein.
J. T. schrieb: > ich habe 8 Leitungen, die an oder aus sein können. Ich möchte die Anzahl > der Leitungen wissen, die "an" sind. "an" und "aus" sind so richtig elektrische Pegel. Sn60pb38cu2 schrieb: > Statemachine Wozu eine FSM? Ein Addierer ist vollständig kombinatorisch, da braucht es keinen Speicher oder Takt. Also sind auch 8 Addierer reine Kombinatorik und brauchen keinen Takt. Also reicht ein simples EPROM mit 8 Adressleitungen, das mit dem passenden Bitmuster gefüllt wird. Beginnend ab Adresse 0 sind das die Werte: 0, 1, 1, 2, 1, 2, 2, 3, 1, 2, 2, 3, 2, 3, 3, 4, 1, usw... BTW: Es würde ein 2kByte EPROM (256×8) reichen, und selbst davon werden nur 3/8 zum "Rechnen" verwendet.
:
Bearbeitet durch Moderator
Tilo R. schrieb: > 3 Gedanken: Danke für den ersten hilfreichen Beitrag. Noch eine kleine Hürde, die mir im Eingangspost entfallen ist: Es gibt kein ODER-Gatter im Spiel. Man kann Ausgänge zwar nicht direkt zusammenschalten, aber auf einem "Pin" zusammenführen, dann sind sie quasi wired-Or. Im Bildchen sind die ODER nur, weils Falstad anderd ist. Ein Volladdierer ist also ein bischen kleiner, als er sein sollte. 8 Eingänge mit 4 Halbaddierern zusammenfassen. Die dann mit 2 2bittigen VA zusammenfassen, die dann in nem 3bittigen VA zusammenführen. Vier HA entsprechen etwa 2 VA (wegen dem gesparten ODER wegen wired-or), dann 4 VA für 2 2bittige und dann 3 VA für den dreibittigen. Sind 9 VA. Ich brauch bis jetzt 8.... Tilo R. schrieb: > Der 2. Gedanke ist bekannt, ich war aber nie sonderlich gut darin, die Logik zusammenzukomprimieren. Wenn dies dann das in Logik umsetzen kein Problem, das dann knackig kompakt zu bekommen, lag mir nie so... daher ja auch die Nachfrage hier. Tilo R. schrieb: > Ein weiterer Google-Begriff für diese Aufgabe dürfte der Begriff > "Hamming-Gewicht" sein. kommt das aus der selben Gegend wie die Hamming-Distanz? Das Gewicht ist mir zumindest nicht hängengeblieben, schau ich mir mal an. Nochmals danke für die hilfreichen Hinweise, wenigstens versuchst du Hilfestellung zu geben, statt nen Mikrocontroller oder EPROM zu empfehlen.
Lothar M. schrieb: > "an" und "aus" sind so richtig elektrische Pegel. ich kann mein Multimeter schlecht in ein Computerspiel halten. Es geht um die Logik, die ist völlig unabhängig vom exakten Wert der jeweiligen Logikpegel. Lothar M. schrieb: > Wozu eine FSM? Ein Addierer ist vollständig kombinatorisch, da braucht > es keinen Speicher oder Takt. Also sind auch 8 Addierer reine > Kombinatorik und brauchen keinen Takt. > Also reicht ein simples EPROM mit 8 Adressleitingen, das mit dem > passenden Bitmuster gefüllt wird. > BTW: Es würde ein 2kByte EPROM (256×8) reichen, und selbst davon werden > nur 3/8 zum "Rechnen" verwendet. Ich habe mehrmals gesagt, dass das hier keine Möglichkeit ist. Warum fängt jetzt sogar ein Moderator an, mit darum zu diskutieren, statt die Diskussion in diebgewünschte Richtung zu lenken? Manmanman, ich weiß schon, warum ich nur noch so selten Fragen stelle... Lothar M. schrieb: > BTW: Es würde ein 2kByte EPROM (256×8) reichen, und selbst davon werden > nur 3/8 zum "Rechnen" verwendet. BTW selbst das wurde schon erwähnt.... was ist aus lesem vorm posten geworden?
:
Bearbeitet durch User
Lothar M. schrieb: > BTW: Es würde ein 2kByte EPROM (256×8) reichen, und selbst davon werden > nur 3/8 zum "Rechnen" verwendet. Meinst du evtl ⅛ eines 2KiB EPROM? MMN reicht doch ¼KiB aus. Wovon die oberen 4Bit auch noch brachliegen.
Norbert schrieb: > Meinst du evtl Meinst du evtl, du könntest nen eigenen Thread aufmachen, wenn du das besprechen möchtest?
:
Bearbeitet durch User
J. T. schrieb: > Meinst du, du könntest nen eigenen Thread aufmachen, wenn du das > besprechen möchtest? Tendenziell eher nicht. Aber danke für den für µC-net eher befremdlichen Gedanken.
ich glaub, der erste 3bittige VA sollte 2bittig ausreichen. mit dem Carry sinds ja 3 bit, das reicht um die maximal 2mal 3, also 6, zusammenzufassen, die an den ersten beiden 1 bittigen VA hängen....
J. T. schrieb: > Ich habe mehrmals gesagt, dass das hier keine Möglichkeit ist. Warum > fängt jetzt sogar ein Moderator an, mit darum zu diskutieren, statt die > Diskussion in diebgewünschte Richtung zu lenken? DU hast gefragt ob das mit weniger Gatter geht. Die Antworten daraufhin haben Lösungen mit weniger bis keine Gatter aufgezeigt. DU hast direkt am Anfang vergessen zu erwähnen das es bei einer "Gatterlösung" bleiben soll. Also fass dir an die eigene Nase.
:
Bearbeitet durch User
Moin, Das hoert sich fuer mich so an, als haetten sich die Herren Veitch, Karnaugh, Quine und McCluskey mit sowas schon vor Jahren beschaeftigt: Also der Vereinfachung von Logikfunktionen... Ich glaub', dieses Rad muss nicht nochmal erfunden werden, nur verstanden. Gruss WK
Man könnte das auch analog lösen: die 8 Spannungen addieren und auf einem Voltmeter anzeigen (oder mit einem D/A Wandler wieder digitalisieren). Aber auch das wäre nicht im Sinne des TO.
J. T. schrieb: > Ich versuche gerade, meine "Game of Life"-Zelle kompakter zu bekommen. d.h man muss doch nur 2 und 3 Nachbarn dekodieren: Zelle lebt: 2 oder 3 Nachbarn bleibt, sonst stirbt sie. Zelle leer: bei 3 Nachbarn neue geboren.
Björn W. schrieb: > DU hast gefragt ob das mit weniger Gatter geht. > Die Antworten daraufhin haben Lösungen mit weniger bis keine Gatter > aufgezeigt. Wenn wir ne Speicherzelle mal als Gatter im weitesten Sinne definieren, nein. Ein Hinweis wurde gegeben, der zu einer Lösung mit mehr Gattern führte. Björn W. schrieb: > DU hast direkt am Anfang vergessen zu erwähnen das es bei einer > "Gatterlösung" bleiben soll. > Also fass dir an die eigene Nase. Habe die Gatter aber direkt erwähnt und noch ein Bildchen dazugeliefert, so dass eigentlich relativ klar sein sollte, wprum es geht. Und im Nachgang dann noch mehrmals ziemlich unmissverständlich gesagt, worum es geht. Aber es wird um PROMS und uCs lamentiert. Dergute W. schrieb: > Moin, > > Ich glaub', dieses Rad muss nicht nochmal erfunden werden, nur > verstanden. > > Gruss > WK Und hast dus verstanden und kannst eine Lösungit weniger Gatterm zeigen oder bist du mal wieder nur am dummrumschwätzen?
Helmut H. schrieb: > d.h man muss doch nur 2 und 3 Nachbarn dekodieren: > Zelle lebt: 2 oder 3 Nachbarn bleibt, sonst stirbt sie. > Zelle leer: bei 3 Nachbarn neue geboren. ich hab beide Versionen implementiert. Fest verdrahtetes Originalregelwerk und per Schalter wählbar ob nichts passiert, lebt oder stirbt bei 0 bis 8 Nachbarn. Also für jeweils für 0 lebt, stirbt, bleibt wie es ist, und für 1 usw. Nemopuk schrieb: > Man könnte das auch analog lösen: die 8 Spannungen addieren und auf > einem Voltmeter anzeigen (oder mit einem D/A Wandler wieder > digitalisieren). Aber auch das wäre nicht im Sinne des TO. eben, den ich kann immer noch kein MM in ein Computerspiel stecken....
J. T. schrieb: > Dergute W. schrieb: >> Moin, >> >> Ich glaub', dieses Rad muss nicht nochmal erfunden werden, nur >> verstanden. > Und hast dus verstanden und kannst eine Lösungit weniger Gatterm zeigen > oder bist du mal wieder nur am dummrumschwätzen? Ja, genau so etwas wollen die Helfenden hören, da ist man doch gleich viel motivierter. Ich glaube du schaffst das schon alleine. Ist ja eh ein Gedankenspiel, also nicht zeitkritisch. Da kannst du mal schön Google benutzen, oder eine KI. Die gibt dir wenigstens keine Widerworte. J. T. schrieb: > Ich habe mehrmals gesagt, dass das hier keine Möglichkeit ist. Warum > fängt jetzt sogar ein Moderator an, mit darum zu diskutieren, statt die > Diskussion in diebgewünschte Richtung zu lenken? > > Manmanman, ich weiß schon, warum ich nur noch so selten Fragen stelle... Und weiß weshalb ich mir bei solchen Threads keine Mühe gebe. Die Lustlosigkeit beginnt schon bei dem „Schaltplan“ aus dem Eingangspost.
:
Bearbeitet durch User
Ich komme auf 4 VA und 3 HA. Das Zeichnen der Schaltung erspare ich mir, denn das hast du bereits getan. Du musst in deiner Schaltung nur alle ungenutzten Leitungen und alle Gatter ohne Funktion löschen :)
Dergute W. schrieb: > Das hoert sich fuer mich so an, als haetten sich die > Herren Veitch, Karnaugh, Quine und McCluskey mit sowas > schon vor Jahren beschaeftigt: > Also der Vereinfachung von Logikfunktionen... Sicher -- unter der Voraussetzung eines ZWEISTUFIGEN Schaltnetzwerkes. > Ich glaub', dieses Rad muss nicht nochmal erfunden > werden, nur verstanden. Ich vermute, im vorliegenden Fall ist eine Baumstruktur günstig(er), und die ist gerade nicht zweistufig...
Moin, J. T. schrieb: > Und hast dus verstanden und kannst eine Lösungit weniger Gatterm zeigen > oder bist du mal wieder nur am dummrumschwätzen? Ja, ich denke schon, dass ich das verstanden habe. Vor meinem geistigen Auge zeigt sich fuer das LSB deiner Addition ein KV-Diagramm mit "Schachbrett"muster - unschoen zu vereinfachen :-) [EDIT: ups, nee mein geistiges Auge hat sich verguckt, das stimmt so nicht.] Nein, ich weiss so aus'm Bauch raus nicht, wieviele Gatter das dann insgesamt braucht. Ich weiss ja nichtmal, was du fuer Gatter meinst, also zaehlt ein XOR als "ein Gatter", wieviele Eingaenge darf "ein Gatter" bei dir haben? Aber da du schon so nett nachfragst, zieh' ich es doch vor, hier nur wieder dumm rumzuschwaetzen. Gruss WK
:
Bearbeitet durch User
Yalu X. schrieb: > Ich komme auf 4 VA und 3 HA. > > Das Zeichnen der Schaltung erspare ich mir, Sehr schade. Naja. Bit0 des Ergebnisses ist m.E. gerade die Parität; das läuft auf ein XOR über alle Bits hinaus. Kann man mit einem 4/2/1-Baum aus 2er XOR-Gattern machen. Bit3 ist ein AND über alle Eingänge; das kann man mit einem 4/2/1-Baum aus 2er AND-Gattern machen. Bit1 ist die Parität über die Paare gesetzter Eingänge; zu den Paaren, die die unterste Stufe des AND-Baumes direkt anzeigt, kommen aber noch die hinzu, die aus zwei einzelnen Eingängen in zwei benachbarten Zweiergruppen bestehen. Letzere kann man aus der untersten Stufe des XOR-Baumes ablesen. Wie Bit2 zu bilden ist, überlege ich mir, wenn ich vom Spazierengehen und Einkaufen wieder zu Hause bin und eine Skizze gemacht habe...
Dergute W. schrieb: > [EDIT: ups, nee mein geistiges Auge hat sich verguckt, > das stimmt so nicht.] Wieso nicht?
Jörg R. schrieb: > Ja, genau so etwas wollen die Helfenden hören, da ist man doch gleich > viel motivierter. zu denen gehört der gute Weka hier aber nicht.... oder inwieweit gehört man zu den Helfenden, wenn man explizit ausgeschlossenes vorschlägt? Gut, das war jetzt nicht des Wekas Makel.... Yalu X. schrieb: > Ich komme auf 4 VA und 3 HA. yup danke, hab ich nun auch gefunden. Den paar wenigen helfenden nochmals herzlichen Dank für die richtungsweisenden Stubse. Nun dürft ihr euch nach herzenslust darüber auslassen, ob man das ganze besser mit nicht existierenden EPROMs oder nicht existierenden uCs macht.
:
Bearbeitet durch User
Hippelhaxe schrieb: > Dergute W. schrieb: > >> [EDIT: ups, nee mein geistiges Auge hat sich verguckt, >> das stimmt so nicht.] > > Wieso nicht? Hast recht, kommt doch ein Schachbrett fuers LSB raus. Da kannste mal sehen, was ich fuer ein Dummschwaetzer bin :-) Gruss WK
J. T. schrieb: > zu denen gehört der gute Weka hier aber nicht.... > oder inwieweit gehört man zu den Helfenden, wenn man explizit > ausgeschlossenes vorschlägt? > Gut, das war jetzt nicht des Wekas Makel.... Aeeeeh, das klingt jetzt aber doch arg verwirrt. Wenn du mich einfach so nicht leiden kannst, ist das OK, du musst das nicht versuchen zu begruenden. scnr, WK
Angehängte Dateien:
-
Versuch2.jpg
36 KB
J. T. schrieb: > Yalu X. schrieb: >> Ich komme auf 4 VA und 3 HA. > > yup danke, hab ich nun auch gefunden. Ah ne doch nicht, da hab ich nur noch 6 Eingänge....
:
Bearbeitet durch User
Hippelhaxe schrieb: > Wie Bit2 zu bilden ist, überlege ich mir, wenn ich vom > Spazierengehen und Einkaufen wieder zu Hause bin und > eine Skizze gemacht habe... Ich bin gespannt! Dergute W. schrieb: > Aeeeeh, das klingt jetzt aber doch arg verwirrt. > Wenn du mich einfach so nicht leiden kannst, ist das OK, du musst das > nicht versuchen zu begruenden. Das ich dich nicht so recht leiden kann, ist schon richtig. Da du diesmal aber nicht "nicht-gewünschtes" "gesagt" hast, sondern einfach Allgemeinplätze aus der Logik aufgezählt hast, unterlagst du halt nicht dem über das ich mich beschwerte. Dinge vorschlagen, die ausgeschlossen sind. Und da ich mich darüber beschwerte, dass das getan (EPROMs, uCs vorgeschlagen, obwohl nicht verfügbar bspw) wurde, und auch an dir rummäkelte, musste ich dich von der Mäkelei ja ausnehmen.
Angehängte Dateien:
-
4VA3HA.png
4,5 KB
Yalu X. schrieb: > Das Zeichnen der Schaltung erspare ich mir, ... Da ich KiCad gerade noch offen hatte, habe ich die Schaltung doch noch aufgemalt. PS: Da ist eine Leitung nicht richtig verbunden. Es sollte aber trotzdem klar sein, wo sie hingehört.
:
Bearbeitet durch Moderator
OK, da wird wieder mal das Forumsniveau nach unten ausgelotet ... Also es ist schlicht unmöglich die möglichen 9 Zuständer der 8 Eingangsleitungen mit 3 bit abuibilden, da braucht es einen Outputvektor von 4 bit. Statt Volladder und so was konnte man aus der 74xxx Familie gleich einen kleinen PROM (471 glaube ich) oder binär decimal encoder (147 oder so verwenden. Letzteres findet man nicht selten als CS-Adressdecoder auf SBC. Bei FPGA's vielleicht was aus der 6-LUT ecke mit aktivierten Mux und Mux8 und bei Cologne-chip GateMate hat es doch 8 LUT's. Abgesehen davon, das man diese Frage so bei jedem Vorstellungsinterview als Digitaldesigner gestellt bekommt.
Moin, J. T. schrieb: > sondern einfach > Allgemeinplätze aus der Logik aufgezählt hast, Aeeehm - das sind nicht Allgemeinplaetze aus der Logik, sondern die Namen der Entwickler von Verfahren, die genau deine Problemstellung loesen. Aber nachdem du schon im Eingangspost munter zwischen Halb/Volladdierern und Gattern hin- und herspringst - wie sollte ich da eine Anzahl von Gattern angeben koennen, wenn du nicht definierst, was fuer dich ein Gatter ist? In deinem Fall hast du ein Schaltnetz mit 8 Eingaengen und 4 Ausgaengen (weil du die Ergebnisse 0,1,2,3,4,5,6,7,8 darstellen koennen musst. Das LSB dieses 4bit Ausgangs ist ein XOR-Gatter mit 8 Eingaengen, wie ich mich mit mir und Hippelhaxe einig werden konnte. Das MSB dieses 4bit Ausgangs ist ein AND-Gatter mit 8 Eingaengen. Zaehlt das jetzt als 2 Gatter oder doch irgendwie nicht? Die 2 restlichen Bit des Ausgangsworts darfst du selber loesen, wenn dir was dran liegt. Gruss WK
J. T. schrieb: > Ich hab aber nur 8 Nachbarzellen Wenn es aber darum geht, den neuen Zustand der Zentralzelle zu bestimmen, musst du auch ihren alten Zustand mit berücksichtigen, also 9 Eingänge.
:
Bearbeitet durch User
J. T. schrieb: > ach der unten rechts langt auch als HA Da geht 1 Signal hinein, und 1 Signal kommt heraus. Das Ausgangssignal ist gleich dem Eingangssignal. Wie nennt man noch einmal die komplexe Schaltung, die diese Funktion realisiert?
Bradward B. schrieb: > OK, da wird wieder mal das Forumsniveau nach unten ausgelotet .. und du trägst munter mit zu bei, indem alles erwähnst, was ausgeschlossen wurde :D, ein richtiger Braddy ma wieder...... Mal wieder nicht lesen können, das es um simuliertes geht? Bradward B. schrieb: > Also es ist schlicht unmöglich die möglichen 9 Zuständer der 8 > Eingangsleitungen mit 3 bit abuibilden, da braucht es einen Outputvektor > von 4 bit. Wir hier hatten schon festgestellt, dass ein 3bittiger Volladdierer ein Carrybit mitbringt =) Bradward B. schrieb: > Statt Volladder und so was konnte man aus der 74xxx Familie gleich einen > kleinen PROM (471 glaube ich) oder binär decimal encoder (147 oder so > verwenden. Letzteres findet man nicht selten als CS-Adressdecoder auf > SBC. Ebenso wie ich kein Multimeter in die Sumilation halten kann, kann ich kein Chips, welcher Logikfamilie auch immer, in die Simu schmeißen. Dergute W. schrieb: > Halb/Volladdierern In der simulierten Welt besteht ein Halbaddierer aus einem UND- und einem XOR-Gatter. Der Volladdierer aus 2 Halbaddierern, da dass Oder wired umgesetzt wird. Der eine Platz dafür ist also mehr oder weniger umsonst. Falls es dich interessiert, das Spiel heißt Logic World, Es gibt UND mit 2-4 Eingängen, XOR mit 2 Eingängen, D-FlipFlop, Relais, Buffer, und n paar Taster und Anzeigen... gabs mal fürn Appel und Ei auf Steam.
J. T. schrieb: > Geht das mit weniger Gattern? https://www.righto.com/2016/01/counting-bits-in-hardware-reverse.html https://asicdigitaldesign.wordpress.com/2007/05/23/aclp-2-solution/ Ein 16V8 GAL ? Ein 256x4 (E)PROM ? Ein 8:! Multiplexer (74xx151) , ein 3 bit Zähler der diesen Multiplexer steuert und bei 8 anhält, ein weiterer 3 bit Zähler (74XX393) der pro Takt nur inkrementiert wenn der Multiplexer eine 1 liefert, aber dazu muss Steuerungslogik, eine Taktsignalquelle, keine Ahnung wie viele weitere Chips.
Michael B. schrieb: > keine Ahnung wie viele > weitere Chips. die auch alle nicht in die Simulation zu bekommen sind...
Angehängte Dateien:
-
feddich.jpg
37 KB
Yalu X. schrieb: > Da geht 1 Signal hinein, und 1 Signal kommt heraus. Das Ausgangssignal > ist gleich dem Eingangssignal. Wie nennt man noch einmal die komplexe > Schaltung, die diese Funktion realisiert? da hatte noch die Carryverbindung gefehlt, so siehts nu fertig aus, bischn andere Anordnung als bei dir, aber es kommt das gewünschte raus. P.S. LSB ist oben, aber das sollte wohl klar sein
:
Bearbeitet durch User
J. T. schrieb: > Falls es dich interessiert, das Spiel heißt Logic World, Es gibt UND mit > 2-4 Eingängen, XOR mit 2 Eingängen, D-FlipFlop Diese Information hätte in's OT gehört, um diesem irgendeinen Sinn zu geben. So war's nur deine übliche Trollerei. Wenigstens passte der Wochentag diesmal.
Ob S. schrieb: > Diese Information hätte in's OT gehört, um diesem irgendeinen Sinn zu > geben. Fiel mir dann auch relativ kurz nachm absenden auf und ich hab ja nachgeliefert. Das es um ein Spiel geht, sagte ich in meinem 2ten oder dritten Post... Ob S. schrieb: > So war's nur deine übliche Trollerei. Oder mich hats wirklich interessiert und der übliche Mob wollte einem wieder was aufdrücken, was gar nicht zur Lösung passt. Den guten Weka mal explizit ausgenommen, der ist beim Thema geblieben. Ich wollte halt mal eben schnell nachfragen, da gehen einem die wichtigen Details manchmal flöten, immerhin hab ich nen Schaltplan gemalt, direkt Opening....
J. T. schrieb: > Das es um ein Spiel geht, sagte ich in meinem 2ten oder > dritten Post... Aber nicht, welche "Gatter" verfügbar sind. Und das ist natürlich nach den Gesetzen der Logik der entscheidende Knackpunkt, wenn das Ziel ist, die Zahl eben dieser "Gatter" zum minimieren.
Angehängte Dateien:
-
screenshot346.png
26 KB
Anzahl Gatter = 0. Vermutlich aber auch nicht nach den Spielregeln. Die Eingänge müssen auf H (5V) oder L (0V) getrieben werden. Offene Eingänge sind nicht zugelassen. Gruß Jobst
Wenn es ein Spiel ist dann bist Du ein Cheater, hier nach der Lösung fragen ist wie Kreuzworträtsel mit googlen.
Hallo Leute, hallo J. T., also ich würde stur eine Wahrheitstabelle aufstellen und dann z.B. mit Quine Mc Clusky minimieren, oder was man heute so nimmt. Vermutlich gibt es dafür tausende Tools. Da bin ich dann sicher, dass ich den minimalen Aufwand an Gattern etc. habe. Oder ich bastel ein riesiges KV-Diagramm, aber das wird eher unübersichtlich ;-) Oder muss die Lösung "kreativ" gefunden/erarbeitet werden? ciao Marci
🍅🍅 🍅. schrieb: > 256x3bit LUT... Ja super, ganz neuer Vorschlag. Ubd dennoch falsch, denn mit 3 Bits kann man immer noch nicht von 0 bis 8 zählen.
Ja und, im FPGA wird daraus 256x8 ROM oder ähnlich im SRAM, quasi null Resourcen in halbwegs modernem FPGA und mit 1cycl Latenz, schneller geht fast nicht. Ansonsten lahm und zig LUTs verbastelt Und wenn immer noch zu viel, dann halt in 2x 16x8 LUT aufteilen für 2x 4 Datenleitungen und nachher addieren.
:
Bearbeitet durch User
Marci W. schrieb: > also ich würde stur eine Wahrheitstabelle aufstellen und > dann z.B. mit Quine Mc Clusky minimieren, oder was man > heute so nimmt. Vermutlich gibt es dafür tausende Tools. > Da bin ich dann sicher, dass ich den minimalen Aufwand > an Gattern etc. habe. NEIN ! <Gebetsmühle> Quine/McClusky, Karnaugh/Veitch etc. liefern minimalen Aufwand für zweistufige Schaltnetzwerke ! Wenn man mehr Stufen (=längere Signalpfade, längere Laufzeit) zulässt, kann es immer noch Lösungen mit geringerem Aufwand an Gattern geben. </Gebetsmühle> Es ist Deiner Aufmerksamkeit sicher nicht entgangen, dass die Lösungen von Yalu oder J.T. mehr als zwei Stufen enthalten...
Nemopuk schrieb: > Und dennoch falsch, denn mit 3 Bits kann man immer noch nicht von 0 bis > 8 zählen. Es sind aber nur 8 Leitungen. J. T. schrieb: > 8 mal 1bit zu einmal 3bit zusammenfassen
Hippelhaxe schrieb: > Es ist Deiner Aufmerksamkeit sicher nicht entgangen, > dass die Lösungen von Yalu oder J.T. mehr als zwei > Stufen enthalten... gibt es für mehrstufige Netzwerke eine Software zum optimieren? Alexander schrieb: > Es sind aber nur 8 Leitungen. und das gibt nun mal 9 Möglichkeiten, wie viele Leitungen eingeschaltet sein können.
Alexander schrieb: > Es sind aber nur 8 Leitungen. Eben. Er will die Anzahl der HIGH Pegel zählen. Also eine Zahl im Bereich 0 bis 8. Das erfordert 4 bits.
:
Bearbeitet durch User
Alexander schrieb: > sind 9 Bits Wieviel Leitungen benötigst Du für 0 Bit? (Welches ja schon die erste Lösung von neun darstellt.) Gruß Jobst
Alexander schrieb: > Nemopuk schrieb: >> Also eine Zahl im Bereich 0 bis 8 > > sind 9 Bits. Könntest Du diese schwachsinnige Streiterei bitte unterlassen? 9Bit sind 0..511. 9 verschiedene Zustände sind 3.17bit; es sind also vier Leitungen notwendig. > Im Betreff steht 8 mal 1bit Natürlich -- weil es acht Leitungen mit je einem Bit (=zwei Zustände) sind.
R. L. schrieb: > Hippelhaxe schrieb: >> Es ist Deiner Aufmerksamkeit sicher nicht entgangen, >> dass die Lösungen von Yalu oder J.T. mehr als zwei >> Stufen enthalten... > > gibt es für mehrstufige Netzwerke eine Software zum > optimieren? Gibt es sicher -- kann ich aber nicht weiterhelfen.
Aber wenn es doch nur 8 Leitungen sind, und er die Anzahl der HIGH Pegel zählen will, können das nur 8 HIGH Pegel sein. Ich gebe zu, Logik war noch nie meine Stärke. Mein HIGH Pegel ist jedenfalls nicht höher als Acht. Bitte ein Bit!
Und für die Dezimalzahl 8 brauchst du im Dualsystem wie viele Stellen?
Alexander schrieb: > Ich gebe zu, Logik war noch nie meine Stärke. Untertreibung des Tages. > Mein HIGH Pegel ist jedenfalls nicht höher als Acht. Du bist noch nie über eine Null hinausgekommen.
Alexander schrieb: > Aber wenn es doch nur 8 Leitungen sind, und er die Anzahl der HIGH Pegel > zählen will, können das nur 8 HIGH Pegel sein. 8 ist binär 1000 Das sind 4 Bits
Kannst du nicht einfach mal ein paar Ueberholverbotsschilder auswendig lernen?
Wenn du 8 Schalter hast, kann die Anzahl der eingeschalteten Schalter 0 bis 8 sein, da wir uns doch einig, oder? Dezimal = Binär =============== 0 = 000 1 = 001 2 = 010 3 = 011 4 = 010 5 = 011 6 = 110 7 = 111 8 = 1000 <- da brauchst du ein Bit mehr!
Mario M. schrieb: > Alexander schrieb: >> 111 > > Sind erst sieben Einsen! Und was passiert bei der achten? Dergute W. schrieb: > Kannst du nicht einfach mal ein paar Ueberholverbotsschilder > auswendig lernen? Dann glaubt er vermutlich dass nur rote Autos nicht überholen dürfen;-)
Jörg R. schrieb: > Stellst du dich jetzt extra dumm an? Er will mir auch nicht glauben, dass Windows versteckte Dat(ei)en auf Laufwerk C speichert, die man im Explorer nicht sehen kann. Obwohl sein eigener Screenshot das ebenso so belegt, wie meiner. Beitrag "Re: Windows 11: Ganze Partition in Verzeichnis kopieren"
:
Bearbeitet durch User
Sn60pb38cu2 schrieb: > mit einem 64kB Eprom als Statemachine OhOhOh ... Ein einfaches PLD macht das mit 10 Gattern.
Jörg R. schrieb: > Dann glaubt er vermutlich dass nur rote Autos nicht überholen dürfen das Schild auch falsch verstanden, nur rote Autos dürfen links fahren, deswegen waren früher meine Autos immer rot.
:
Bearbeitet durch User
Jörg R. schrieb: > Alexander schrieb: >> Ich zähle nur drei. > > Stellst du dich jetzt extra dumm an?🤔 Der stellt sich nicht so an, der ist wirklich so .....
Joachim B. schrieb: > Jörg R. schrieb: >> Dann glaubt er vermutlich dass nur rote Autos nicht überholen dürfen > > das Schild auch falsch verstanden, nur rote Autos dürfen links fahren, > deswegen waren früher meine Autos immer rot. Meinen Kommentar nicht verstanden, aber dafür schön verstümmelt;-( Und das du ständig links gefahren bist und den Verkehr aufgehalten hast musst du nicht extra betonen.
Hallo Hippelhaxe, Hippelhaxe schrieb: > NEIN ! > > <Gebetsmühle> > > Quine/McClusky, Karnaugh/Veitch etc. liefern minimalen > Aufwand für zweistufige Schaltnetzwerke ! OK, kann ja sein, dass ich da nicht komplett alle Details berücksichtigt habe. Aber warum "Gebetsmühle"? Habe hier im Forum das Thema noch nirgends gesehen. Links? Also ich bitte um Vergebung! ;-) Verstehen tu ich es dennoch nicht: Ich kann doch, wenn mir die (realen) Laufzeiten und damit verbundene "Fehler" egal sind, aus jeder kombinatorischen Aufgabe eine Wahrheitstabelle erstellen, und diese dann minimieren?! Wie viele Stufen das Netzwerk dann letztendlich hat, hängt ja von der Realisierung ab. Kannst Du mir Links zum Thema geben? Viele Grüße Marci
Jörg R. schrieb: > Und das du ständig links gefahren bist und den Verkehr aufgehalten hast > musst du nicht extra betonen. ne Porsche o.ä. welche deutlich schneller sind habe ich immer vorbeigelassen, man ist ja kein Rüpel. Heute sind deutlich mehr Verkehrserzieher unterwegs die links konstant 130 km/h fahren.
:
Bearbeitet durch User
Nemopuk schrieb: > Wenn du 8 Schalter hast, kann die Anzahl der eingeschalteten Schalter 0 > bis 8 sein, da wir uns doch einig, oder? Ja. Wir wollen ja aber 8 mal 1bit zu einmal 3bit zusammenfassen. Das geht leider nur so.
1 | 1 000 |
2 | 1 001 |
3 | 1 010 |
4 | 1 011 |
5 | 1 100 |
6 | 1 101 |
7 | 1 110 |
8 | 1 111 |
1 | 8 3 |
Alexander schrieb: > Nemopuk schrieb: >> Wenn du 8 Schalter hast, kann die Anzahl der eingeschalteten Schalter 0 >> bis 8 sein, da wir uns doch einig, oder? > > Ja. > > Wir wollen ja aber 8 mal 1bit zu einmal 3bit zusammenfassen. Das geht > leider nur so.1 000 > 1 001 > 1 010 > 1 011 > 1 100 > 1 101 > 1 110 > 1 111 > 8 3 Klaus schrieb: > Der stellt sich nicht so an, der ist wirklich so ..... Ich korrigiere mich: der ist noch viel dümmer als ich gedacht habe.
Klaus schrieb: > Ich korrigiere mich: der ist noch viel dümmer als ich gedacht habe. Ja, absolut geouted. Für Leute mit fortgeschritten eingeschränkter Auffassungsgabe habe ich mal ein pdf gemacht. Gruß Jobst
Alexander schrieb: > Wir wollen ja aber 8 mal 1bit zu einmal 3bit zusammenfassen. Nein, der TO will zählen, wie viele der 8 Eingänge eingeschaltet sind. Um das zu verstehen, muss man schon etwas mehr lesen, als nur die Titelzeile.
:
Bearbeitet durch User
Marci W. schrieb: >> <Gebetsmühle> >> >> Quine/McClusky, Karnaugh/Veitch etc. liefern minimalen >> Aufwand für zweistufige Schaltnetzwerke ! > > OK, kann ja sein, dass ich da nicht komplett alle Details > berücksichtigt habe. Aber warum "Gebetsmühle"? Ein paar Beiträge weiter oben hatte ich den guten WeKa auch schon daran erinnert, dass die üblichen Verfahren nur bei zweistufigen Netzwerken funktionieren... > Also ich bitte um Vergebung! ;-) Alles gut... war nicht böse gemeint, die "Gebetsmühle". > Verstehen tu ich es dennoch nicht: Ich kann doch, wenn > mir die (realen) Laufzeiten und damit verbundene > "Fehler" egal sind, aus jeder kombinatorischen Aufgabe > eine Wahrheitstabelle erstellen, Natürlich, ja. Wahrheitswertetabelle wird häufig der erste Schritt beim Entwurf sein. > und diese dann minimieren?! Jein...nein: Vereinfachungen durch "Don't care", die sich aus der Anwendung selbst ergeben, die berücksichtigt man ja schon beim Aufstellen der WW-Tabelle. Das ist aber nur ein (kleiner) Teil des Problems. > Wie viele Stufen das Netzwerk dann letztendlich hat, > hängt ja von der Realisierung ab. Nee, umgekehrt: Für eine vernünftige Optimierung (Minimierung) musst Du beim Entwurf schon wissen, welche Gatter Dir in der realen Schaltung zur Verfügung stehen. Triviales Beispiel: Du sollst irgend eine logische Funktion mit drei Variablen realisieren; es sei bekannt, dass nur 8-auf-1-Multiplexer als Grundbausteine zur Verfügung stehen. Dann bist Du mit dem Erfassen der WW-Tabelle bereits fertig; weitere Optimierung unnötig: Ein 8-auf-1-Multiplexer kann JEDE boolsche Funktion mit 3 Variablen darstellen, und es ist immer EXAKT derselbe Aufwand notwendig... Nichttriviales Beispiel: Gefordert wird ein 64bit-Paritäts- prüfer. Der Gatteraufwand hängt DRAMATISCH davon ab, welche Grund- gatter erlaubt sind und wieviele Schaltungsstufen zulässig sind. Überdies wird die WW-Tabelle astronomisch groß, wenn man keine Tricks anwendet. Als zweistufige NAND-NAND-Kombinatorik ist ein 64bit-Paritäts- generator praktisch nicht auführbar, weil man Unmengen von Gattern mit 64 Eingängen bräuchte. Hat man nur XOR-Gatter mit zwei Eingängen, kommt man mit 63 Stück zum Ziel, die man zur Minimierung der Laufzeit als Baum anordnet. Diese Baumstruktur sieht man aber nicht aus der WW-Tabelle, das muss man WISSEN. Hat man nur NAND mit zwei Eingängen, kommt man auch zum Ziel, indem man erstmal ein paar NAND und Inverter zu XOR kombiniert und dann die Baumstruktur von oben ver- wendet. Diese kann man u.U. anschließend noch optimieren. > Kannst Du mir Links zum Thema geben? Leider nicht... aber frag' doch im VHDL-Unterforum...
Alexander schrieb: > Wir wollen ja aber 8 mal 1bit zu einmal 3bit zusammenfassen. Nein. Falsch. > Das geht leider nur so. Nein. Falsch.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.