Spannungsteiler an Gate von NMOS

[F. P. (fail)]

Es ist wieder passiert. Praktisch jede NMOS-Schaltung, die hier 
vorgestellt wird, setzt den Widerstand zur Gate-Entladung **hinter** den 
Angstwiderstand:
Beitrag "PNP High Side Switch"
Siehe Ausschnitt in 0.png. So geht doch wertvolle Spannung verloren, vor 
allem, wenn man wie hier einen für 4,5V spezifizierten NMOS mit 3,2V 
ansteuert. Allerdings macht Verhältnis von 1:1000 in diesem Beispiel 
kaum einen Unterschied, es gab aber schon andere Fälle.

Warum macht das keiner so wie in 1.png?

[Hans W. (hanswieland)]

F. P. schrieb:
> So geht doch wertvolle Spannung verloren

Ja, etwa ein Tausendstel. Wenn das Bisschen in deiner Schaltung irgend 
einen Effekt hat, dann hast du etwas dramatisch falsch gemacht.

Schau dir lieber mal das Toleranzfenster von UGSth an, und wie stark sie 
von der Temperatur abhängt.

> Warum macht das keiner so wie in 1.png?

Deine Frage enthält eine falsche Behauptung: dass es niemand so macht. 
Das stimmt einfach nicht. Aber wenn es so wäre, wäre es völlig egal.

Tut man Zucker in den Kaffee oder gießt man den Kaffee auf den Zucker? 
Fragen, die die Welt bewegen.

[Dietrich L. (dietrichl)]

F. P. schrieb:
> Es ist wieder passiert. Praktisch jede NMOS-Schaltung, die hier
> vorgestellt wird, setzt den Widerstand zur Gate-Entladung **hinter** den
> Angstwiderstand

Was sinnvoller ist, hängt von mehreren Dingen und der Dimensionierung 
der beiden Widerstände ab.
- Ist der Angstwiderstand ein Teil eines Spannungsteilers, um die 
Gatespannung zu verkleinern, die diese Version natürlich die richtige.
- Ist der Angstwiderstand wirklich nur ein Angstwiderstand, dann ist die 
Reihenfolge eher eine akademische Frage, aber praktisch egal. Der 
Unterschied ist wesentlich kleiner als alle Toleranzen.

[Hans W. (hanswieland)]

Außerdem ist das kein Angstwiderstand. Er reduziert die Stromstärke beim 
Aufladen der Gate-Kapazität und verbessert dadurch die Stabilität der 
Stromversorgung sowohl innerhalb als auch ein bisschen außerhalb des 
steuernden Mikrochips.

[Martin (don_martin)]

Wir hatten die Diskussion in der Firma auch schon. Für den 
Entladewiderstand dierekt am Gate wurde entschieden, wenn es 
sicherheitskritisch war. Falls R2 unterbrochen ist bleibt Q1 dann sicher 
aus.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

F. P. schrieb:
> Praktisch jede NMOS-Schaltung, die hier vorgestellt wird, setzt den
> Widerstand zur Gate-Entladung hinter den Angstwiderstand
Der 10R ist kein Angstwiderstand, sondern ein 
Schaltflankenverflachungswiderstand und somit ein 
Störstrahlungsreduzierwiderstand.
> Warum macht das keiner so wie in 1.png?
Der 10k ist möglichst nah am Mosfet direkt an G und S gut aufgehoben, 
denn dann können nicht so viele kalte Lötstellen auftreten. Mit jeder 
Lötverindung und jedem Bauteil zusätzlich erhöht sich die 
Wahrscheinlichkeit, dass dieser Widerstand genau das nicht tun kann, 
wofür er eingebaut wurde: im Notfall den Mosfet abschalten.