mikrocontroller.net

Forum: FPGA, VHDL & Co. Impact problem Spartan II


Autor: Anonymus (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Guten Mittag liebes Forum

Hab folgendes Problem, nachdem ich meinen Programmieradapter zum laufen 
gebracht habe, ist nun ein neuer Fehler aufgetretten.

Wenn ich über Impact einen Boundary Scan mache, erkennt er zwar einen 
Chip, aber jedoch als "unknown".
Desweiteren tretten dabei folgende Fehler auf:
"ERROR:iMPACT:477 - The bsdl for device 'UNKNOWN' is out of date. Please 
check your installation."

Hier der komplette Output des iMPACT:
Welcome to iMPACT
Invoked WebUpdate Installer...
// *** BATCH CMD : setMode -bs
// *** BATCH CMD : setMode -bs
GUI --- Auto connect to cable...
// *** BATCH CMD : setCable -port auto
AutoDetecting cable. Please wait.
PROGRESS_START - Starting Operation.
Connecting to cable (Parallel Port - LPT1).
Checking cable driver.
 Driver windrvr6.sys version = 8.1.0.0. WinDriver v8.10 Jungo (c) 1997 - 
2006 Build Date: Aug 15 2006 X86 32bit SYS 14:21:34, version = 810.
 LPT base address = 0378h.
 ECP base address = 0778h.
Cable connection established.
PROGRESS_END - End Operation.
Elapsed time =      0 sec.
Attempting to identify devices in the boundary-scan chain 
configuration...// *** BATCH CMD : Identify
PROGRESS_START - Starting Operation.
Identifying chain contents ....INFO:iMPACT:1588 - '1':The part does not 
appear to be Xilinx Part.
'1': : Manufacturer's ID =Unknown , Version : 15
INFO:iMPACT:501 - '1': Added Device UNKNOWN successfully.
----------------------------------------------------------------------
----------------------------------------------------------------------
done.
The bsdl for device 'UNKNOWN' is out of date. Please check your 
installation.
ERROR:iMPACT:477 - The bsdl for device 'UNKNOWN' is out of date. Please 
check your installation.
PROGRESS_END - End Operation.
Elapsed time =      0 sec.
// *** BATCH CMD : identifyMPM

Bei dem Chip handelt es sich um einen XC2S50. Die Stromversorgung für 
den Chip wird über zwei LM1117 erzeugt. Diese Spannungen sehen auch sehr 
gut aus.

Da dies mein erstes Projekt, wo ich eine Platine mit einem FPGA 
entwickel, weis ich grad auch nicht weiter, habt ihr eine Idee dafür ?

Bin für jede Hilfe dankbar.

MfG Anonymus

Autor: Rick Dangerus (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Schau Dir mit dem Scope mal an, was beim boundary scan auf TDI, TCK, TMS 
und TDO passiert.

Rick

Autor: Anonymus (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich hab gestern noch nen bissel im Forum rumgelesen, und bin dabei auf 
folgenden Thread gestoßen :

Beitrag "JTAG Programmierung mit Xilinx Impact Problem"

Darauf hin hab ich nochmal das Datenblatt studiert und bin auf folgende 
Sache gestoßen:
VCCint Ramp Time 50ms

Verstehe ich das jetzt richtige, das der Anstieg der Spannung von 0 auf 
2,5V 50 ms dauern soll?

Daher glaube ich, dass mein Spannungsregler LM1117 (mit 
Standartbeschaltung) zu schnell die Spannung generieren.

weiß einer von euch, ob auch bei den VCCO 3,3V auch die 50 ms gelten?

Könnte ich das Problem beheben, wenn ich einen entsprechend großen 
Kondensator hinter dem Spannungsregler auf Maße packe, mit einem kleinen 
Widerstand zur Strombegrenzung ?

Autor: Christoph Kessler (db1uq) (christoph_kessler)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich hatte bei meinem Trenz-SpartanII-Board den Eindruck, dass man Impact 
nicht unabhängig von der restlichen Tool-chain benutzen kann, das hat 
jedenfalls nie funktioniert. Nur wenn ich alle Schritte nacheinander 
durchlaufen hatte, wurde der Spartan erkannt und das Flash ließ sich 
programmieren, beides wurde erkannt. Leider merkt sich Webpack jede auch 
fehlerhafte Einstellung, man muß diese Konfigurationsdatei löschen.

Autor: Anonymus (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
naja bloss das Programme erkennt den Chip als Unknown Device.
Ich bin mir halt derzeit nicht mehr so ganz über die Spannungsversorgung 
einnig, da im Datenblatt des FPGAs VCCint Ramp Time 50ms steht, ich 
diese aber bei weitem nicht einhalte.

Autor: Anonymus (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ich hab mal weiter im Datenblat geforscht und bin auf der Xilinx 
Homepage auf folgendes gestoßen:
http://www.xilinx.com/bvdocs/appnotes/xapp450.pdf

hier nach ist meine Spannungsversorgung OK, da die Ramp time zwischen 0 
und 50 ms liegen muss.

Wenn ich im Impact einen Boundary Scan mache, findet er zwar einen Chip, 
aber wie gesagt als Unknown Device. Daher kann ich "Get Device ID" auch 
nicht ausführen.

Ich werde mir nach dem Mittag mal die einzelnen Daten und Taktleitungen 
des FPGAs mal mit dem Oszi anschaun, vielleicht ist da ein Fehler zu 
erkennen.

Autor: Anonymus (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Als ich gestern weitermachen wollte, bekamm ich immer noch den gleichen 
Fehler :( .

Nochmal zur Erklärung:
Ich schließe den FPGA (XC2S50) an das Parallel Download Cable IV an. 
Programmierspannung liegt bei 3,3V (da die I/Os auf LVTTL liegen. dürfte 
dies kein Problem sein.

Zur Stromversorgung:
die 2,5V werden sauber durch einen LM1117 2.5 erzeugt. mit einem 
minimalen Rauschen von 8mV.Mögliche kurze Spitzen beim einschalten fange 
ich über eine Zenerdiode (2,7V) ab.
auch die 3,3V (LM1117 3.3) sehen sauber aus. an dem FPGA sind zur 
Entstörung an jedem VCCint und VCCO jeweils 100nF nach Ground gesetzt.

zu den Leitungen:
Ich habe auch mie mal die Daten- und Clock Leitungen angeschaut. (Bild 
im Anhand). Sieht alles für mich ganz OK aus.
grün: TCK
blau: TDO
gelb: TDI
rto: TMS

Trotzalledem sendet der FPGA anscheinend eine Falsche ID an den PC 
(siehe ersten Beitrag).

Wenn der FPGA defeckt sei, dann dürfte dieser doch eigentlich nichts 
mehr über die TDO Leitung senden. Daher schließe ich einen Defeckt aus.

Muss ich vielleicht noch die normalen Prommierleitungen beschalten, oder 
an die JTAG Leitungen Pull-Ups/Downs anschließen?

woran könnte dies liegen ?
ich verzweifle langsam

Autor: Anonymus (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Hier nochmal der Schaltplan (ich weiss ist nen bissel unübersichtlich)

Autor: Stachel@Fraunhofer (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Die ID ist sicherlich OK. Nur kann das Impact wahrscheinlich kein Bsdl 
File dazu finden. Also muss es das Gerät als unbekannt einstufen.

Besorg dir mal eine actuelle Version vom Bsdl File von Xilinx.com

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.