Suchergebnisse

• Flipflop
  Das IC 74xx273 enthält 8 Flipflops mit einm gemeinsamen Takt und Reset-Eingang. Mit diesen ICs kann man eine… In Digitalschaltungen in FPGAs oder CPLDs sollten möglichst nur Flipflops verwendet werden, da sie günstigere Eigenschaften bezüglich des Zeitverha
  4 KB (542 Wörter) - 14:54, 13. Feb. 2021
• Boundary scan
  …sächlich [[ASIC]]s oder [[FPGA]]s. Diese Bauteile enthalten prüfpfadfähige FlipFlops, welche mit einem Datenstrom beschickt werden können, um deren Funktion zu
  739 Bytes (111 Wörter) - 10:56, 1. Nov. 2012
• Latch
  1 KB (155 Wörter) - 15:44, 14. Feb. 2021
• CPLD
  …e Pfade einbauen) für CPLDs meist unnötig und wegen der geringen Anzahl an FlipFlops auch meist nicht möglich.
  6 KB (814 Wörter) - 19:31, 21. Aug. 2016
• Metastabilität
  Bei FlipFlops, bei denen sich mit dem Takt gleichzeitig auch die Eingänge ändern, führ
  4 KB (625 Wörter) - 22:08, 1. Mär. 2014
• SDRAM-Timing
  …k sorgt dafür, daß der Takt von einer Quelle nahezu gleichzeitig bei allen FlipFlops ankommt (typisch +/-100ps bei modernen FPGAs). Das ist auch notwendig, dara …heinander passiert sind kann die nächste Taktflanke die neuen Daten in die FlipFlops übernehmen. Damit ist der Zyklus fast vollständig. Was noch fehlt ist die
  14 KB (2.125 Wörter) - 00:58, 20. Dez. 2014
• NE555
  | 2 || Trigger || Setzen des Flipflops bei &lt;&nbsp;1/3 der Versorgungsspannung …4 || <span style="text-decoration:overline">Reset</span> || Rücksetzen des Flipflops bei ''Low''-Pegel
  8 KB (1.047 Wörter) - 11:19, 31. Dez. 2022
• Glitch
  …er wirkten und einige Dreckeffekte versteckten. Mit modernen FPGAs, dessen FlipFlops und LUTs mit einigen hundert MHz laufen, werden diese bösen Tricks nicht m * Die Durchlaufverzögerung der FlipFlops sowie der LUT soll 1ns betragen
  12 KB (1.824 Wörter) - 12:43, 13. Feb. 2021
• Reset für FPGA/CPLD
  == Implementierung von FlipFlops/Registern mit verschiedenen Resetmöglichkeiten ==
  8 KB (1.079 Wörter) - 16:54, 23. Jul. 2017
• Taktung FPGA/CPLD
  …s muss idealerweise exakt gleich sein. Nur so ist gewährleistet, dass alle FlipFlops zum einem möglichst gleichen Zeitpunkt schalten und eine hohe Synchronitä Im ersten Fall können durch die Glitches unerwünschte Schaltaktivitäten an FlipFlops in folgenden Schaltungsteilen ausgelöst werden. Das ist fatal! Schon desha
  12 KB (1.795 Wörter) - 22:54, 5. Okt. 2023
• VHDL Flankenerkennung
  1. Das eingehende Signal wird mittels eines Flipflops synchronisiert und durch ein weiteres um einen Takt verzögert. Die Synchro
  3 KB (511 Wörter) - 21:30, 23. Jun. 2013
• Stromversorgung für FPGAs
  …mpiler davon abzuhalten, die FlipFlops wegzuoptimieren, verbinden wir alle FlipFlops über ein gigantisches ODER-Gatter und leiten den Ausgang auf ein IO-Pad. D …ist das unerwartet, denn im FPGA werden keinerlei Signale geschaltet , die FlipFlops laden immer den gleichen Wert. Aber das ist nicht ganz korrekt. Das Taktnet
  22 KB (3.105 Wörter) - 12:48, 13. Dez. 2016
• Methodischer Entwurf einfacher Schaltwerke
  …r bemüht werden, wenn sich dieselbe Funktion auch mit ein paar Gattern und Flipflops realisieren lässt. Dabei soll unter einem "einfachen" Schaltwerk eine digi …ttern, [[FlipFlop]]s usw.) aufgebaut werden. Das Übertragungsverhalten der FlipFlops ist durch ihren Aufbau vorgegeben und kann nicht beeinflußt werden.<br />
  25 KB (3.114 Wörter) - 15:20, 13. Feb. 2021
• Porterweiterung mit SPI
  …hbar, hat jedoch eine andere Anschlussbelegung und ein Ausgangslatch statt Flipflops. Das heißt, notfalls kann man den Eingang STR auf High legen, und dann zap
  5 KB (785 Wörter) - 23:24, 4. Jun. 2020
• Rechnen in VHDL
  …bene, welche in der Regel gut in der Lage ist, die zur Verfügung stehenden FlipFlops gut zu verteilen. Diese Möglichkeit besteht konkret in der Verwendung der
  7 KB (1.032 Wörter) - 13:40, 9. Mär. 2018
• FPGA/CPLD Toolchain
  zwei FlipFlops, die durch die selbe Taktleitung getrieben werden. Diese
  7 KB (1.136 Wörter) - 14:26, 19. Mär. 2012
• AVR-Tutorial: Schieberegister
  …style="text-decoration:overline">SCL</span> löscht nur die Schieberegister-Flipflops (=&nbsp;unnütz, um mit <span style="text-decoration:overline">RESET</span> …strick ist, denn viel sinnvoller wäre eine Reset-Funktion für die Ausgangs-Flipflops. Schade, dass es keinen Schaltkreis gibt, der das richtig implementiert; ''
  45 KB (5.961 Wörter) - 19:09, 22. Nov. 2022
• VHDL
  …le mit den Ausgängen anderer Module. Diese können jeweils direkt oder über FlipFlops verknüpft werden, wodurch die Informationsweitergabe erst im nächsten Tak Bei der Beschreibung von FlipFlops werden je nach Buch/Programmierer zwei unterschiedliche Konstrukte benutzt:
  22 KB (3.079 Wörter) - 08:55, 23. Mär. 2021
• Entprellung
  …lter berührt Kontakt“ und „Schalter ist frei in der Luft“. Der Ausgang des Flipflops bleibt in dieser Prellzeit aber stabil, da der Schalter während des Prelle …attern für ein Bit = eine Taste aufzumalen. Die Register kann man sich als Flipflops denken, die mit der Entprellzeit als Takt arbeiten. D.&nbsp;h. man kann das
  45 KB (5.777 Wörter) - 20:10, 27. Jan. 2024
• 8bit-Computer: bo8h
  Durch Invertierung eines Flipflops können Text-RAM und Video-RAM ihre Rollen tauschen.
  12 KB (1.854 Wörter) - 12:19, 18. Mai 2023

Zeige (vorherige 20 | nächste 20) (20 | 50 | 100 | 250 | 500)