VHDL Code in Blockschaltbildern darstellen

[martin (Gast)]

Hallo,

kennt jemand eine gute Möglichkeit, einen VHDL Code automatisiert gut zu 
visualisieren? Schön wäre z.B. eine Darstellung der Module in 
Blockschaltbildern, Signalabhängigkeiten Flussdiagramme und mehr. Das 
soll dann automatisch aus dem VHDL Quellcode generiert werden.

Ich würd mich freuen, wenn Ihr mir da Tools nennen könnt, die 
Alternative ist sonst das von Hand Zeichnen...

Viele Grüße,
Martin

[Bayer (Gast)]

Ich bin dabei so was zu entwickeln, weil es das nicht gibt!

[Luke (Gast)]

Doch, zum Teil jedenfalls. Immerhin die Struktur kann dir ein 
Synthesetool auflösen.

@Bayer
Viel Glück, du wirst es brauchen ;)

[martin (Gast)]

Hallo Bayer,
wär super, wenn Du mich da auf dem Laufenden hälst. Gibt's schon erste 
hochrechnungen, ob die Megafunktionen von Quartus II (RAM, Fifo o.ä.) 
auch unterstützt werden sollen?
Ich biete mich gern zum Testen mit an.

Viele Grüße,
Martin