Komplement bilden mit Addierer

[The one (Gast)]

Hallo ich mochte das 2er-Komplent eines Binärwortes berechnen und 
ausgeben. Ich habe ein Problem mit der Definition der Konstanten "null" 
für die Port Map-Anweisung. Irgendein Syntax-Fehler (Error (10500): VHDL 
syntax error at Auf_6a.vhd(18) near text "null";  expecting an 
identifier).
Für eine kleine Hilfe wäre ich dankbar.

Anbei der Code:

library ieee;
use ieee.std_logic_1164.all, ieee.std_logic_arith.all;

entity Addierer is
  generic (n: natural :=4); -- Wortbreite des Addierers
  port (x : std_logic_vector (n-1 downto 0);
      z : std_logic_vector (n-1 downto 0));

end entity Addierer;

architecture struktur of Addierer is
constant null : std_logic_vector (n-1 downto 0) :=(others => '0');
  component RCAddierer is
    port (a, b: in std_logic_vector (n-1 downto 0);  -- Summanden,
        cin : in std_logic;             -- Übertragbit "carry"-
        s    : out std_logic_vector (n-1 downto 0); -- Summe,
        cout:  out std_logic);             -- Übertragbit "carry" des Addierers
  end component RCAddierer;
  begin
    p1: RCAddierer
      generic map(n)
      port map (not x, null, '1', z (n-1 downto 0), open);
end architecture struktur;

[Jörg (Gast)]

"NULL" ist ein reserviertes Wort, nimm vieleicht "nullvalue" oä.

Gruss

Jörg

[The one (Gast)]

Dann besser "zero". Deswegen wird "null" auch farblich gekennzeichnet, 
weil reserviert :-|

Dieser XST User Guide ist natürlich auch eine feine Sache. Gerade erst 
entdeckt. Alles sauber dokumentiert und leider auf englisch.

[The one (Gast)]

Hab noch nen einen Fehler:

Error: Node instance "P1" instantiates undefined entity "RCAddierer"

Versteh ich nicht. "RCAddierer" ist doch als Komponente deklariert. Ich 
komme damit nicht weiter, vielleicht seht ihr den Fehler.

library ieee;
use ieee.std_logic_1164.all, ieee.std_logic_arith.all;

entity Addierer is
  generic (n: natural := 4); -- Wortbreite des Addierers
  
  port (x : in std_logic_vector (n-1 downto 0);
      z : out std_logic_vector (n-1 downto 0));

end entity Addierer;

architecture struktur of Addierer is
constant zero : std_logic_vector (n-1 downto 0) := (others => '0');

  component RCAddierer is
    generic (n: natural := 8);
    port (a, b: in std_logic_vector (n-1 downto 0);  -- Summanden,
        cin : in std_logic;             -- Übertragbit "carry",
        s    : out std_logic_vector (n-1 downto 0); -- Summe,
        cout:  out std_logic);             -- Übertragbit "carry" des Addierers
  end component RCAddierer;
  
  begin
      P1 : RCAddierer
      generic map(n)
      port map (not x, zero, '1', z(n-1 downto 0), open);
      
end architecture struktur;

[The one (Gast)]

Ach so, dass Programm, welches ich als Komponente eingebunden habe ist 
im gleichen Verzeichnis.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

> undefined entity "RCAddierer"
Ist das der ganze Sourcecode? Offenbar fehlt ihm irgendwas mit

 entity RCAddierer is
 :
 :
 end entity RCAddierer;

Ist es das?

Edit:
>Ach so, dass Programm, welches ich als Komponente eingebunden habe
>ist im gleichen Verzeichnis.
Ist es auch korrekt im Projekt eingebunden?
Bei Xilinx sieht das dann so aus wie im Bild.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Nachträglich kann ich kein Bild mehr einbinden  :(
Dann eben so: korrekte Projektansicht bei Xilinx.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Und: Unbekannte Komponente RCAddierer.

[The one (Gast)]

Ich nutze QuartusII. Das Problem hängt auf jeden Fall mit der Einbindung 
zusammen. Müsste gleich funktionieren.