Hallo, ich habe ein langes Verify SVF File von Actel mit dem ich per JTAG nur schauen will, ob ein FPGA (ProASIC3) beschrieben wurde oder nicht, also ein Blankcheck. Mit dem Resultat will ich entscheiden, ob das FPGA noch programmiert werden muss oder nicht mehr. Das Verify dauert mir über die gesamte Größe zu lange und versuche nun, das SVF auf eine FPGA Spalte zu kürzen, was aber nicht wirklich gelingt. Kennt Jemand den Aufbau von Actels SVF Format? Z.B. finde ich nirgendwo eine Angabe über die Größe oder Anzahl der Spalten. :-) Johannes
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.