Probleme mit NIOS II - DE2 Board

[Daniel C. (bootloader)]

Hallo Leute,

ich habe mir einen NIOS-Prozessor gebastelt, den ich in mein Projekt 
einbinde. Um zu testen, ob er auch läuft habe ich erstmal ein das 
einfache NIOS Hello World Projekt erstellt, welches einfach nur eine 
printf-Ausgabe auf der Console macht.
Mein Problem was ich nun noch habe ist ständig diese Meldung:

  Using cable "USB-Blaster [USB-0]", device 1, instance 0x00
  Pausing target processor: OK
  Initializing CPU cache (if present)
  OK

  Downloading 02000000 ( 0%)
  Downloaded 55KB in 0.9s (61.1KB/s)

  Verifying 02000000 ( 0%)
  Verify failed between address 0x2000000 and 0x200D87B
  Leaving target processor paused

Ich komm einfach nicht drauf, woran das liegen kann. Habe schon 
sämtliche Foren durchforstet, jedoch bis jetzt keine Lösung gefunden.

Hat den vielleicht jemand von euch eine Idee, woran es liegen könnte?

Gruß
Daniel

[gast (Gast)]

Hallo

Hast du eine Lizenz für den NIOS 2, ohne diesem muss im Betrieb stets 
eine Verbindung zum PC vorhanden sein. Mit der Lizenz kann man das 
System auch ohne diese verbindung benützen.

gruss

[Kest (Gast)]

Dein SDRAM funktioniert möglicherweise nicht richtig! Schaue zu, dass Du 
die Clock Phase änderst, damit es läuft.

Kest

[Daniel C. (bootloader)]

Danke für die Antworten, hat aber nicht wirklich was gebracht. Clock 
tackert jetzt mit 25 MHz und geht immernoch nichts.
Und eine NIOS Lizenz hab ich auch nicht, deswegen lass in das Board an 
der Nabelschnur.

Hat denn sonst noch jemand ne Idee oder schonmal das selbe Problem 
gehabt und nen Lösungsweg gefunden?

[SeriousSam (Gast)]

Zeig mal das Toplevelschema.

[Daniel C. (bootloader)]

Hallo,

zwar nicht schematic, aber ansonsten dasselbe in grün.

[SeriousSam (Gast)]

Hast du die Pinassignments überprüft? Was macht das DRAM_CLOCK Modul 
genau?

[Daniel C. (bootloader)]

Die Pinassignments sind über eine Tabelle importiert, welche auf der 
Board-CD beiliegt. Sollten also alle passen. Das Modul DRAM_CLOCK ist 
eine ALTPLL und schmeißt eine Clock lt. Board-Benutzerhandbuch für die 
DRAM_CLK raus (c0) und eine 18 MHz Clock für ein angeschlossenes Diplay 
(c1). Habe die beiden in einer ALTPLL zusammengefasst, da man mit der 
Board-Clock (CLOCK_50) nur eine ALTPLL füttern kann (sagt Quartus 
wörtlich übersetzt)

[Kest (Gast)]

Noch mal, das Problem ist SDRAM. Die Clock phase musst Du experimentel 
anpassen. Die 25 MHz erscheinen mir einfach zu wenig.
Ansonsten versuche Dein Programm erstmal aus dem On-Chip-Memory zu 
starten, nicht aus dem SDRAM.

Grüße,
Kest

[Daniel C. (bootloader)]

Hallo Kest,

die Clock läuft mit 50 MHz. Die Phase ist nach dem DE2-SDRAM Tutorial 
angepasst. Der Fehler wird wohl irgendwo anders liegen.

Gruß
Daniel

[Kest (Gast)]

Anhand der Fehlermeldung siehst Du, dass die IDE probiert das Programm 
zu laden und sofort bei 0% abbricht. Das kann nur heißen, dass SDRAM 
nicht läuft.

Du kannst ja irgendein Beispieldesign nehmen und dieses dann 
ausprobieren, ob Du überhaupt einen Kontakt über JTAG herstellen kannst.

Solche Fehler sind nicht selten. Manchmal liegt es am Reset, manchmal an 
schlechter Verkabelung. Gehe Schritt für Schritt vor, füge On-Chip 
memory ein und lass alles daraus laufen. Starte dann MemTest (gibts als 
Template bei der NIOS IDE) und schaue, ob SDRAM läuft.

Grüße,
Kest

[akochner (Gast)]

Hi
ich hatte in das gleiche Problem. Versuch es mal mit der Quartus II 
Version 7.2 mit allen Patches. Ich hab es damals mit der 8er Version 
versuch und mit der 7.0er und mit keiner konnte ich ein funktionierende 
Design erstellen.