Die simulierte Schaltung soll eine per PWM gesteuerte, verpolsichere elektronische Last werden. V1 ist die Spannungsquelle, die belastet werden soll (grüne Linie im Diagramm): Sie gibt die ersten 200 µs 0 V aus, schaltet dann für weitere 200 µs auf 1.2 V und wird bei 400 µs auf -1.2 V umgepolt, um den Verpolschutz zu testen. Die blaue Linie ist der Spannungsverlauf über R1 Die rote Linie ist die mit dem Faktor 0.1 skalierte Gatespannung der beiden FETs. Ich würde von der Schaltung erwarten, daß sie bei positiver Spannung an V1 einen hohen Strom (=> hohe Spannung über R1) durchläßt und nach der Umpolung sperrt. Wieso hat der Spannungsverlauf über R1 (blau) so einen unerwarteten Verlauf?
Angehängte Dateien:
-
Simulation.png
35 KB
Weil die MOS-FETs in umgekehrter Richtung wie eine Diode wirken.
Das ist kein Fehler, sondern Bestandteil des Verpolschutzes, die FETs sind antiseriell geschaltet - oder willst du sagen, daß LTspice mit rückwärts betriebenen MOSFETs nicht zurecht kommt?
Nach 0,5 ms ist der obere Fet durchgeschaltet, es wirkt R(ds/on), der Strom fließt rückwärts über diesen, ggf. auch über die Inversdiode. Ergo ist die Verbindung der Sourceranschlüsse negativ, und der untere Fet schaltet/bleibt ebenfalls ein, oder so ähnlich (?). Dzwischen: Übergang, Ladung der Gate-Kapazitäten.
Der untere FET wird rückwärts betrieben, sollte also wie eine Diode wirken. Der obere arbeitet als Konstantstromquelle (mit der Substratdiode des unteren in der Source-Leitung). Wenn V1 umpolt, vertauschen die FETs ihre Rollen: Der obere wirkt als Diode und beim unteren ist die Gatespannung auf Source-Potential => er macht zu. So sollte es wenigstens sein... Beide FETs sind NCHANNEL-Typen.
" ... beim unteren ist die Gatespannung auf Source-Potential " Ist sie das ?
Wenn er sperren sollte (rechte Quelle verpolt) dann hast du über R1 eine (kleine) negative Spannung (bezogen auf GND), ergo macht der OPA auf und steuert die FETs an.
T. H. wrote: > Wenn er sperren sollte (rechte Quelle verpolt) dann hast du über R1 eine > (kleine) negative Spannung (bezogen auf GND), ergo macht der OPA auf und > steuert die FETs an. Bei Verpolung fällt eine negative Spannung über R1 ab, das vergrößert die Regelabweichung und macht den OP auf, die Gates gehen auf ca. +12 V, währen die Source von M2 auf V1 = -1.2 V - Schwellspannung der Substratdiode liegt. Ergo macht M2 auf und der Strom ist nur noch durch die Diode und R1 begrenzt. Ok, das klingt plausibel. Was ich aber noch nicht verstehe ist, warum im Vorwärtsbetrieb der OP zu macht und das Ding nicht als Konstantstromquelle arbeitet, sondern 150 µs nachdem V1 auf 1.2 V ging zu macht.
Sieht aus als wenn das Gate geladen wird. Mach mal einen Widerstand von der Gateleitung zwischen die beiden FETs (also an Source der beiden). Größenordnung testweise mehrere 100k...
> Ich würde von der Schaltung erwarten, daß sie bei positiver Spannung > an V1 einen hohen Strom (=> hohe Spannung über R1) durchläßt und nach > der Umpolung sperrt. Bei positiver Spannung sollte der Strom U+/R1 fließen, wenn U+ die Spannung am nichtinvertierenden Eingang des Operationsverstärkers ist. Da U+ innerhalb der ersten 0,4ms noch 0 ist (Zeitkonstante R4*C1), wird also auch der Strom auf 0 geregelt (Bereich von 0,35ms bis 0,4ms). Da der Operationsverstärker schneckenlangsam ist, dauert das aber eine Weile (0,2ms bis 0,35ms). Bei negativer Spannung ist der Strom (weil negativ) immer kleiner als das Soll, weswegen der Operationsverstärker die MOSFETs maximal öffnet. Deswegen liegt praktisch die gesamte negative Spannung an R1 an (0,4ms bis 1ms). > Wieso hat der Spannungsverlauf über R1 (blau) so einen unerwarteten > Verlauf? Welchen Verlauf hast du denn erwartet? Ich würde M1 durch eine Diode ersetzen, M2 umdrehen und einen schnelleren Operationsverstärker nehmen.
Moment mal. Mach mal den gleichen Plot jedoch inklusive der Steuerspannung von V2. Edit: Und belaste den OPA.
T. H. wrote: > Moment mal. Mach mal den gleichen Plot jedoch inklusive der > Steuerspannung von V2. > > Edit: Und belaste den OPA. Ok, V2 war falsch eingestellt. Im Vorwärtsmodus funktioniert es jetzt als Konstantstromquelle. Die Verpolsicherheit versuche ich jetzt mal mit einer Diode in der Drain-Leitung von M1.
Die Schaltung soll also auch im "Negativbetrieb" den Strom konstant halten? Das kann ja nicht gehen, weil auch der Strom die Richtung ändert. Der Opamp regelt ja nur positive Spannungen an R1.
Nein, soll sie nicht. Falls der Akku, der über die Schaltung kontrolliert entladen wird, verkehrtrum angeschlossen ist, soll sie zu machen. Wenn ich eine Diode (LTspice bietet in der Lib nur Silicium- und Schottky-Dioden an) in den Strompfad von V1 einbaue, dann funktioniert bei 1.2 V Zellenspannung der Konstantstromquelle nicht mehr. Nun habe ich die Spannung V1 auf +/- 1.5 V erhöht - dann funktioniert es wieder. Wenn man eine GE-Diode nimmt, sollte es dann eigentlich auch mit NiMH funktionieren, oder? Der OPA ist in der Tat ein Opa - für die Simulation reicht er, in die Realisierung kommt sowieso was anderes. (Der LT2078 war nur eine Verlegenheitslösung, weil die LTspice-Libs in der Beziehung etwas einseitig sind.) Vielen Dank für die Nachhilfe!
Ah ok, interessant. Ich würde an Deiner Stelle alle Energie darauf verwenden, den Sense-Widerstand zu verkleinern, der momentan ja den minimalen Spannungsabfall bestimmt. Ein Opamp ist ja da, was spricht dagegen, diesen auch mal ein wenig verstärken zu lassen?
Oder das PWM-Eingangssignal teilen, daß es wieder zum verkleinerten R1, bzw. zum Spannungsabfall darüber paßt. Dann kann geht auch eine normale SI-Diode.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.