Hallo, zuerst möchte ich mich für die total blöde frage endschuldigen und sie damit begründen das ich bis jetzt immer mit CPLD's gearbeitet habe. also...Frage: wie bekomme ich mein diesein vom rechner in den fpga? ich muss ja irgendwie dem fpga sagen wie er aussehen soll und ihn einmal zu programmiren wie die cpld's geht ja nicht. hir mal das was ich vorhabe: ein einfachen 8bit addirer in einem fpga, das disigne ist kein problem ist fertig berechnet und soweit vorhanden. hardware: den cylone II ein AVR ATMega64128 versorgung spannung etc ist alles da, exnerne eproms habe ich auch noch rum liegen und srams auch... mfg Sascha ps.: sry für die frage und ja ich war schon suche aber die habe immer gemeint ich muss den per jtag programmiren, aber das wäre dann wieder weg wenn die versorgunsspannung weg feld...
> wie bekomme ich mein diesein vom rechner in den fpga? Das Sein, oder das Nichtsein, das ist hier nicht die Frage. SCNR ;-) Übliche FPGAs sind SRAM-basiert, d.h. jeder Verknüpfung und jeder Logikfunktion ist einer oder mehrere Speicherzelle(n) zugeordnet. Nach einem Neustart hat das RAM den Inhalt "vergessen", und muß deshalb neu geladen werden. Während der Entwicklungsphase lädst du dein Design über einen JTAG-Adapter direkt in das SRAM im FPGA. Beim fertigen Gerät muß ein anderer Konfigurationsmechanismus her. Dies geschieht idR. aus einem Flash-Speicher, der die FPGA-Konfiguration enthält. Dein Design wird dann z.B. auch über JTAG in ein serielles oder paralleles Konfigurations-Flash gespeichert, und von dort beim Startup ins FPGA geholt.
ja ok soweit so gut, einer unserer Endwickler hat mir gesagt das das bei Xilinks so funktionirt das an einem eprom ein monoflop ist und das bei start dan erstmal alle zeilen von oben nach unten durch geht und das seriel ins fpga übertragen wird. aber mal ganz pracktich, ich habe meine atmega64 der hat flash speicher und wenn der nicht reicht häng ich extern noch ein flash dran in dem ist jetzt mein fpga designe was mir quantus 2 generirt hat. beim cpld habe ich das über son uralten parralel programmer mit quantus programmer reingeladen über nen 10 pin connector mit dem TDI, TMS, TDO, TCK und noch ein par mal gnd und vcc angeschlossen. sagen wir ich will genau das gleiche mit dem fpga machen wie das was der cpld gemacht hat, und ich habe das designe fertig. ich will einfach nur das bei start das designe vom µC in dem fpga kommt( ich habe kein jtag ice oder vergleich bares) ich habe mir das so vorgestellt das ich irgendwo im flash das ablege und ich amanfang nach dem reset das halt alles übertrage meinetwegen bit für bitaber dann brauch der fpga doch änlich wie bei i2c daten und ein clock oder änliches. wiegesagt ich hatte noch nie ein fpga benutzt. mfg Sascha
Hallo Sascha, schau Dir doch einfach mal das "Cyclon II Device Handbook" von Altera an, im Kapitel 13 (Configuring Cyclon II Devices) steht alles dazu was Du brauchst. Andreas
> aber mal ganz pracktich, ich habe meine atmega64 der hat flash speicher > und wenn der nicht reicht häng ich extern noch ein flash Ein kleineres Xilinx FPGA braucht etwa 2 MBit Konfigurationsspeicher. Das sind dann 256KBytes. Altera wird sich in der selben Liga bewegen.
Hallo Sascha, sieh doch mal auf www.opencores.org nach. Dort gibt es ein Projekt "SD/MMC/SPIflash FPGA Config". Es wird ein kleiner µC verwendet, der das FPGA entweder mit Daten aus einer SD/MMC Card versorgt oder sie direkt über RS232/USB vom PC laden kann. Sollte kein allzugroßes Problem sein, das Programm auf Deinen µC anzupassen. Im Netz gibt's aber bestimmt auch andere FPGA Projekte, bei denen das FPGA über einen µC konfiguriert wird. Google ist Dein Freund ;-) Gruß Bernd
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.