ModelSim: Warning: Case choice must be a locally static expression

[Matthias G. (mgottke)]

Hallo zusammen,

aus unerfindlichen Gründen spuckt das ModelSim folgende Warnungen aus:

# ** Warning: xyz.vhd(313): Case choice must be a locally static expression.

Dabei nutze ich doch lediglich eine Konstante, die in einer separaten 
Library definiert ist. Wenn ich an Stelle der Konstanten direkt den Wert 
in der Case-Anweisung eingebe dann ist die Warnung weg.

xyz_lib.vhd:

package xyz_lib is
   ...
   constant ADDR_XYZ : std_logic_vector(31 downto 0) := x"00000000";
   ...
end xyz_lib;

xyz.vhd:

library work;
use work.xyz_lib.all;
   ...
architecture behavior of xyz is
   ...
   case my_addr is
      when ADDR_XYZ (10 downto 2) => ...;
   ...
end xyz;

Hat jemand ne Idee?

[Duke Scarring (Gast)]

Vielleicht so:

library work;
use work.xyz_lib.all;
   ...
architecture behavior of xyz is
   ...
   variable tmp_addr: std_logic_vector(my_addr'range);
   ...
   tmp_addr := my_addr;
   case tmp_addr is
      when ADDR_XYZ (10 downto 2) => ...;
   ...
end xyz;

Duke

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Liegt das Problem eher an

   case my_addr is

oder an

      when ADDR_XYZ (10 downto 2) => ...;

Was ja auch die Warnung nahelegt?

Wenn du schreibst

      when "000000000" => ...;

ist dann die Warnung weg?

[DI UV (Gast)]

Das Problem liegt in den zwei files,

locally static heisst das es bei der Übersetzung (und nicht erst während 
der Laufzeit der Simulation) des betreffenden Case zweiges bekannt und 
unveränderliche  sein muss. In deinem Beispiel steht die Konstante nicht 
in der selben datei sondern in der Bibliothek xyz_lib. Diese Bibliothek 
kanns du ja nach der Kompilation neu zu weisen dann ist es nicht mehr 
"locally canstant".

Merke:  "locally static" meint nicht Konstant im sinne einer Konstanten.
Siehe auch: http://www.vhdl-online.de/glossary/deutsch/g_13.htm

[Matthias G. (mgottke)]

so weit so gut, habe es halbwegs verstanden. Ich weis zwar nicht wer auf 
so einen Gedanken kommt und die Bibliothek nochmals neu zuweist. Aber 
ist ja theoretisch möglich und damit die Aussage richtig.

Was mir noch fehlt, sind die Schlüsse die ich daraus ziehen sollte:

a) Wie kann ich das Problem sinnvoll umgehen? Die Konstanten sollten 
weiterhin in einer Projektlibrary stehen, da sie ja in verschiedenen 
VHDL-Modulen genutzt werden.

b) Oder welche Auswirkungen kann das in meinem Design haben. Kann das zu 
Problemen führen?

[DI UV (Gast)]

b) "einfach ignorieren" ist richtig. Modelsim meckert, aber nicht das 
synthesetool, ich habe etliche FPGA's mit solchen designs, alle 
funktionieren.

[Matthias G. (mgottke)]

> b) "einfach ignorieren" ... alle funktionieren.

Vielen Dank an "DI UV" und natürlich auch an die anderen.

[Läubi .. (laeubi)]

ggf könnte man das ganze aber auch über ein Generic lösen?

[Christian (Gast)]

> ggf könnte man das ganze aber auch über ein Generic lösen?
Dabei gibt es das gleiche Problem. Das ist der Grund warum ich hier 
gelandet bin :-)