Daten "verlangsamen"

[Der L. (vhdl-neuling)]

Hallo zusammen,

ich möchte meine "high-speed-Daten" des FPGAs (32Mhz) mit einem 
Mikrocontroller weiterverarbeiten.

Nun suche ich nach einer Lösung, die mir die FPGA-Daten aufnimmt und 
langsamer an den Mikrocontroller ausgibt.

Gibt es da einen Baustein o.Ä.? Oder muss ich das in VHDL lösen?

Vielen Dank :)
Der Lars

[Schrotty (Gast)]

erzähl mal genauer, was das für Daten sind, kommen die Seriell? Warum 
gibst du sie im FPGA mit 32 MHz aus? .....

[ich (Gast)]

kannst du die nicht "umrechnen"?

also das eine puls bzw takt doppelt solange dauert..?


dann wärst du bei 16 MHz un das versteht dein atmega

[Der L. (vhdl-neuling)]

Das sind 14-bit breite Daten, die aus einem FFT-Block kommen. Die FFT 
führe ich mit 32Mhz (oder 64MHz, mal sehen) durch. Pro FFT-Durchlauf 
sind es 4096 Punkte.

Diese 4096 14-bit-Worte pro Durchlauf sollen im Mikrocontroller (HC12) 
weiterverarbeitet werden.

[Christian R. (supachris)]

Am besten in einem FIFO speichern und dann gemütlich per µC auslesen.

[Der L. (vhdl-neuling)]

Christian R. wrote:
> Am besten in einem FIFO speichern und dann gemütlich per µC auslesen.

Da hätte ich ja mal selber drauf kommen können ;)

Hab sogar schon den FIFO-Core gefunden. Dann werde ich das mal 
austesten. Vielen Dank! der Lars :)

[Christian R. (supachris)]

Der Datendurchsatz ist dann aber auf das, was der µC schafft beschränkt, 
aber ich denke mal, du benutzt den FPGA als eine Art Coprozessor, da 
dürfte das ja kein Thema sein.

[Der L. (vhdl-neuling)]

Ja der µC ist der Flaschenhals, aber wenn man es vorher weiß, ist das ja 
nie schlecht :D