VHDL Zähler inkrementieren

Die Adresse address wird zwar erhöht, aber data bekommt noch die nicht 
erhöhte Adresse !
Das ist bei VHDL so.

Machs so (concurrent):

1

  process 

2

  :

3

    if rising_edge(clk) then

4

      address <= address+1; 

5

    end if;

6

  end process;

7

  :

8

  data <= address(7 downto 0);

Oder so (durch die Brust ins Auge):

1

  process 

2

  :

3

    if rising_edge(clk) then

4

      address <= address+1; 

5

      data    <= address(7 downto 0)+1;

6

    end if;

7

  end process;

8

  :

Gast wrote:
> Das ist aber nicht dasselbe!
Was ist nicht das selbe wie was?

Also gut.
Manuel hat noch ein anderes Problem, darauf wir er später noch kommen. 
Helfen wir ihm erst mal mit dem Zähler. richtig schön wäre es doch, wenn 
da ein Zähler wäre, und aus dem die Adresse und die Daten erzeugt 
würden:

1

  process 

2

  :

3

    if rising_edge(clk) then

4

      cnt <= cnt+1; 

5

    end if;

6

  end process;

7

  :

8

  address <= cnt; 

9

  data    <= cnt(7 downto 0);

Jetzt laufen die beiden synchron und auch bei 0 los.

> Was soll diese Zeile eigentlich bewirken?
>>>> Ich möchte mit einem Zähler die Adresse eines SRAMs erzeugen.
Offenbar will er an die Adresse 0 das Datum 0 schreiben,
an die Adresse 1 den Wert 1 uswusf.
Nach der originalen Lösung waren die Daten und die Adressen um 1 
versetzt.

> data <= sram[address];
angenommen, sram wäre ein std_logic_vector Array

1

data <= sram(to_integer(unsigned(address)));