Hallo zusammen,
einige haben sicher auch das Buch"VHDL Synthese" von Reichardt/Schwarz,
mir liegt es in der 4.Auflage vor.
Aus Urheberrechtsgründen zitiere ich das Problem hier nicht komplett, es
mögen doch bitte diejenigen im Buch nachsehen, welche es auch haben ;-)
Zum Problem:
In Kapitel 3.2.3.2 wird der while loop erklärt. Im Beispielcode auf
Seite 42, Code 3-9, wird ein process gezeigt, der wie folgt aufgebaut
ist:
1 | P: process
|
2 | variable PAR: boolean;
|
3 | begin
|
4 | wait until (CLK'event and CLK='1')
|
5 | if START then
|
6 | ..
|
7 | while not STOP loop
|
8 | ..
|
9 | wait until (CLK'event and CLK='1')
|
10 | end loop;
|
11 | end if;
|
12 | end process P;
|
Wie ist hier das zweite "wait until" zu verstehen? Warten auf eine
einzelne weitere Taktflanke? Nach der Beschreibung müsste gewartet
werden, bis erneut START eintrifft.
Kann mir das jemand noch etwas durchleuchten?
Gruss, Martin