www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Xilinx ISE UCF - Der NET-Name von Records


Autor: Patrick Lehmann (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

Entwurfsumgebung: Xilinx ISE WebPack 10.1 (Linux)
Sprache: VHDL

ich haben in einem aktuellen Projekt folgenden Typ definiert:
TYPE VGA_OUTPUT IS RECORD
    R : STD_LOGIC;
    G : STD_LOGIC;
    B : STD_LOGIC;
    HSync : STD_LOGIC;
    VSync : STD_LOGIC;
END RECORD;

wenn ich nun ein entsprechendes Signal VGA im Port definierte z.b. so:
ENTITY top IS
  PORT (
    clk : IN STD_LOGIC;
    sw : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
    btn : IN STD_LOGIC_VECTOR (3 DOWNTO 0);
    seg7 : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
    an : OUT STD_LOGIC_VECTOR (3 DOWNTO 0);
    led : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
    VGA : OUT VGA_OUTPUT
  );
END top;

wie lautet dann der Wire / Netname von z.b. VGA.HSync?

aktuell muss ich in der top.vhl alle als Record definierten Signale 
aussplitten und z.b. als VGA_HSync herausführen.
# VGA Port
net "VGA_R"     loc="R12";
net "VGA_G"     loc="T12";
net "VGA_B"     loc="R11";
net "VGA_HSync" loc="R9";
net "VGA_VSync" loc="T10";

Vektoren kann man ja als einen Port herausführen und dann im UCF wie 
folgt definieren:
# Buttons
net "btn<3>" loc="L14";
net "btn<2>" loc="L13";
net "btn<1>" loc="M14";
net "btn<0>" loc="M13";

Warum geht dies bei Records nicht?

Ich habe folgendes bisher probiert:
net "VGA.HSync" loc="R9";
net "VGA<HSync>" loc="R9";
net "VGA:HSync" loc="R9";

Oder geht das garnicht in der Xilinx'schen UCF Sprache?

Auch der UCF Guide von Xilinix hilf hier nicht weiter, dieser Spricht 
immer nur von Netname, nur hab ich kein Regelwerk gefunden wie sich 
dieser für Record-basierte Signale herleiten lässt

MfG
    Patrick Lehmann

Autor: Georg A. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
In der Netzliste tauchen Records mit . auf. Als Ports nach ausssen habe 
ich Records bislang aber auch nicht benutzt... Mach doch einfach ein 
Routing ohne Contstraints und schau im FPGA-Editor nach, wie die Pins 
dann genau heissen.

Autor: Patrick Lehmann (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
angezeigt werden diese als Signal_Identifier.

VGA_R, VGA_G, ... hat er ersteinmal angenommen bei der Synthese, leider 
hab ich erstmal noch ein paar fehler bevor ich zum implement komme :)

aber mit der umwandlung von . in _ hat er die UCF ohne probleme gelesen

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.