Zuweisung von Signalen unterschiedlichen Typs

[dito (Gast)]

Hallo!

Ich habe da ein Problem mit der Zuweisung von Signalen unterschiedlichen 
Typs.

Etwas vereinfacht stellt sich mein Problem wie folgt dar:

type A_type is array (0 to 8) of signed(8 downto 0);
type B_type is array (0 to 7) of signed(8 downto 0);

signal A : A_type;
signal B : B_type;

--- ...

A(0 to 5) <= B(0 to 5);

-- Fehler: Target type A_type in signal assignment is different from expression type B_type.

Wenn ich die letzte Zeile explizit caste

A(0 to 5) <= A_type(B(0 to 5));

bekomme ich den Fehler:
Length of type "A_type" is 9; length of operand is 8.

Daher erscheint es mir so, dass Modelsim in der Anweisung

A(0 to 5) <= B(0 to 5);

nicht versteht, dass ich hier jeweils dieselbe Anzahl Signale zuweise.

Weiß jemand eine Lösung?

Gruß,
dito

[Läubi .. (laeubi)]

A(0 to 5) <= A_type(B)(0 to 5);

Vieleicht geht sowas??
Ansonsten mußt du auf unsere VHDL SPezialisten warten ;)

[dito (Gast)]

Funktioniert leider auch nicht.

Die Fehlermeldung ist
Prefix of slice name cannot be type conversion.

[dito (Gast)]

Die Signal einzeln miteinader zu verknüpfen funktioniert:

A(0) <= B(0);
A(1) <= B(1);
...

Aber das möchte ich nicht, da die obere Grenze parametrisierbar sein 
soll.

In einer for-Schleife könnte man das machen:

for i in 0 to X loop
  A(i) <= B(i);
end loop;

Das dürfte aber nicht synthesierbar sein, oder?

[D. I. (Gast)]

Doch ist es wenn du mit Generics arbeitest

[dito (Gast)]

Du meinst, wenn X ein Generic ist, funktioniert es?

Funcktioniert es auch, wenn X eine Konstante ist?

[D. I. (Gast)]

ja, es muss einfach wenn das device instantiiert wird feststehen wie 
groß es ist dann ist es auch synthetisierbar

[dito (Gast)]

Aber mit der Begründung müsste es doch so wie es oben steht (0 to 5) 
"erst recht" funktionieren.

[Niklas G. (erlkoenig)]

type A_type is array (0 to 8) of signed range (8 downto 0);

Vielleicht liegt es an dem fehlenden range?

[berndl (Gast)]

naja,

schau dir dein Eingangsposting nochmal genau an und versuche zu 
ergruenden, ob das wirklich eindeutig ist. Du hast zwei 2-dimensionale 
Arrays und gibst nur eine Dimension an. Also ich bin froh, wenn die 
Compiler bei sowas meckern oder aussteigen, dann formulier' ich's lieber 
zu Fuss...

[dito (Gast)]

@  Niklas Gürtler:
Geht leider auch nicht:
Range constraints cannot be applied to array types.

@ berndl:
Aber ich gebe doch beide Dimensionen an oder verstehe ich da was falsch?

[Klaus Falser (Gast)]

Du kannst nicht unterschiedliche Typen zueinander zuweisen, A und B sind 
von verschiedenen Typen.
Du mußt ein Array definieren aus gleichen Typen, z.B.

type ttt is signed(8 downto 0);
type A_type is array (natural range <>) of ttt;

signal A : A_type(8 to 0);
signal B : A_type(7 to 0);

A(5 to 0) <= B(5 to 0);

Oder so ähnlich. Dann werden Elemente vom gleichen Typ ttt zueinander 
zugewiesen.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

dito schrieb:
> Funcktioniert es auch, wenn X eine Konstante ist?
Es funktioniert nur dann, wenn X zum Synthesezeitpunkt konstant ist.
Sei es durch eine Konstante oder ein Generic.

  process (b) begin
    for i in 0 to 4 loop
      A(i) <= B(i);
    end loop;
  end process;

Oder machs doch gleich so (wie von Klaus Falser schon vorgeschlagen):

type C_type is array (natural range <>) of signed(8 downto 0);

signal A : C_type(0 to 8);
signal B : C_type(0 to 7);
:
  A(0 to 5) <= B(0 to 5);

Allerdings dürfte bei seiner Lösung das

  A(5 to 0) <= B(5 to 0);

ins Auge gehen  ;-)

[Klaus F. (kfalser)]

Ich habe ja auch geschrieben : "Oder so ähnlich" ...

[hotline (Gast)]

A(0 to 5)(8 downto 0) <= B(0 to 5)(8 downto 0);

?

[dito (Gast)]

Ich habe es jetzt so gemacht wie Klaus das beschrieben hat. Die 
Änderungen waren zwar recht aufwendig, aber dafür ist das Design jetzt 
sauber.

Danke & Gruß,
dito

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

hotline schrieb:
> ?
Nein, so gehts nicht.