struct in VHDL

[Gabriel (Gast)]

Liebe Kollegen!

Gibt es eine Möglichkeit ein Struct in VHDL zu erstellen? Wenn ja wo 
schreibe ich das hin? Kann ich das auch in einer eigenen Datei 
schreiben?
Wie rufe ich die einzelnen Einträge dann ab??

By the way: ich habe mir ein Array (Matrix) erstellt und kann dort kein 
std_logic eintragen. Welche Datentypen kann ich mit einem Array 
verwenden?

Ich bin froh, dass es dieses Forum gibt und möchte mich bei allen 
bedanken, die ihre Hilfe anbieten. Ihr helft sehr vielen VHDL Neulingen 
ihre Fähigkeiten zu verbessern.

LG
Gabriel

[D. I. (Gast)]

Es gibt records, das ist so etwas wie eine struct

[Roger S. (edge)]

Du kannst alle Datentypen in ein Array packen, auch std_logic;

Hier ein Beispiel zu VHDL records in einer eigenen Datei:

package my_types is

type stuff is record
  a_signal       : std_logic;
  another_signal : std_logic;
end record;

end package;

Dann in dem Modul wo du das benutzen willst:

signal demo : work.my_types.stuff;
signal foo  : std_logic;

demo.a_signal <= '1';
foo <= demo.a_signal;

Bei der Synthese oder compilieren in der Simulation spielt die 
Reihenfolge eine Rolle. Die Datei mit dem Package muss zuerst uebersetzt 
werden.

Cheers, Roger

[Gabriel (Gast)]

Danke für die Hilfe.

Mit diesem Beispiel ist mir alles klar