Seltsamer ModelSim Compiler Fehler?

[Rooney B. (rooney)]

Hallo!

Ich stehe vor einem mir unlösbaren Problem.

Wenn ich folgenden VHDL Code (nur relevante Teile angeführt) in ModelSim 
kompiliere wird die Fehlermeldung "Badly formed indexed name of "data". 
Index #2 is a range." ausgegeben.

type array2d0 is array (15 downto 0,15 downto 0) of std_logic;

signal data: array2d0;
signal lDat: std_logic_vector(15 downto 0);

lDat(15 downto 0) <= data(1, 15 downto 0);

Weiß jemand voran das liegen kann? Kompiliere ich den Code in Quartus II 
funktioniert es tadellos.

lg
Rooney

[dito (Gast)]

Alternativ müsste aber auch diese Deklaration funktionieren:

type array2d0 is array (15 downto 0) of std_logic_vector(15 downto 0);

Oder ist das nicht gewollt?

[Modelsimmer (Gast)]

ich glaube, man muss die 1 als natural übergeben

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

> Index #2 is a range
Das sagt schon alles, oder?

  data(1, 15 downto 0);

Modelsim stört sich an der Indizierung mit einem Range.

> Kompiliere ich den Code in Quartus II funktioniert es tadellos.
Funktioniert dann deine Hardware, oder verdaut Quartus nur den Code und 
macht ein Verdauungsprodukt daraus (ugs: Sch...e)?

> Ich stehe vor einem mir unlösbaren Problem.
Mach eine loop daraus.

   for i in 0 to 15 loop
      lDat(i) <= data(1, i);
   end loop;

[Rooney B. (rooney)]

Danke, hat funktioniert!!

[Rooney B. (rooney)]

Okay, vielleicht zu früh gefreut.

Folgender Code funktioniert einwandfrei...

process(data)
begin
  for i in 0 to 15 loop
    lDat(i) <= data(1, i);
  end loop;
end process;

Wie macht man das aber, wenn man kein Sensitivity List hat, also wenn 
man einen konstanten Wert zuweisen möchte?

[Marcus H. (mharnisch)]

Rooney Bob schrieb:

lDat(15 downto 0) <= data(1, 15 downto 0);

Slices sind nur für ein-dimensionale Objekte definiert. Siehe auch 
Kapitel 6.5 in IEEE1076-2002. Also, Schleife oder ein ein-dimensionales 
Array aus std_logic_vector definieren.

Gruß
Marcus
http://www.doulos.com/

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

> Wie macht man das aber, wenn man kein Sensitivity List hat, also wenn
> man einen konstanten Wert zuweisen möchte?
Jeder Prozess wird bei der Initialisierung einmal bis zum ersten wait 
durchlaufen.

Wenn du keine Sensitiv-Liste hast, dann muß dein Prozess ein wait haben, 
sonst hagelt es Fehlermeldungen. Also mußt du zum Schluss ein wait 
einfügen:

process begin
  for i in 0 to 15 loop
    lDat(i) <= constantdata(1, i);
  end loop;
  wait; -- wait forever
end process;

[Rooney B. (rooney)]

Also nur "wait" geht nicht, denn dann wird in Xilinx folgende 
Fehlermeldung ausgegeben:

Bad condition in wait statement, or only one clock per process.

Ein eindimensionales Objekt nehmen geht deswegen nicht, da ich in meinem 
Design ein fertiges Modul einsetze, das als Input leider ein 
mehrdimensionales Array erwartet. Würde mir gerne ersparen alles 
umzuschreiben.