Forum: FPGA, VHDL & Co. Variablen zusammenfügen


von Rene D. (Firma: FH Kärnten) (rene_89)


Lesenswert?

Hallo an alle.

Ich bin zum 1. mal hier.
Ich bin Student in einer Fachhochschule und wir beschäftigen uns zur 
Zeit mit VHDL. Da ich mich noch nicht so gut auskenne, hoffe ich hier 
Hilfe zu bekommen, auch wenn es nur simple Fragen sind.

Das 1. Problem wäre schon aufgetaucht:
Wie kann ich mehrere signals bitweise hintereinanderschalten und einer 
neuen Variable zuweisen?

Bsp.: sign1 <= "0101";
      sign2 <= "0011";
      sign3 <= "1001";

erg <= "1001 0011 0101"; (ohne Leerzeichen)

Danke im Voraus für die Antworten.
MFG Rene

von Maik F. (sabuty) Benutzerseite


Lesenswert?

Mit einem &

von Thomas R. (Firma: abaxor engineering) (abaxor)


Lesenswert?

Rene Dabernig schrieb:

> Das 1. Problem wäre schon aufgetaucht:
> Wie kann ich mehrere signals bitweise hintereinanderschalten und einer
> neuen Variable zuweisen?

Also wenn es wirklich eine Variable sein soll dann so

sign := sign3 & sign2 & sign1;

bei einer Zuweisung an ein Signal so:

sign <= sign3 & sign2 & sign1;

Beides musst du natürlich vorher deklarieren.

Tom

von Rene D. (Firma: FH Kärnten) (rene_89)


Lesenswert?

Danke

Das haut schon mal so hin wie ich das will..
Wenn wieder Fragen auftreten melde ich mich wieder.

MFG Rene

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.