www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Einsteigerproblem: Ersatz für "Testbench Waveform Editor" in ISE11


Autor: Max (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen!

Ich versuche mich im Moment in das weite Feld FPGAs einzuarbeiten, stehe 
allerdings noch völlig (ja, wirklich völlig) am Anfang. Ich besitze 
mittlerweile ein Nexys2-Board, mit dem ich soweit auch sehr zufrieden 
bin. Dazu habe ich die Xilinx ISE 11 installiert, womit ich im Moment 
auf Grundlage des Buches "Circuit design with VHDL" von Pedroni etwas 
rumspiele (als mehr kann man das noch nicht bezeichenen). Im Prinzip 
komme ich ganz gut klar, hab aber jetzt ein Problem:

In dem Buch geht es zum Einstieg darum, kleine VHDL-Designs zu erzeugen, 
zu Compilieren und zu simulieren. Beim letzten Schritt steht mir nun die 
ISE 11 im Wege. Die Beschreibungen im o.g. Buch beziehen sich auf 
frühere Versionen der ISE, da gab es noch die Möglichkeit Testbenches 
automatisch mit dem "Testbench Waveform Editor" zu erzeugen. Wie ich 
mittlerweile rausgefunden habe, ist dieser seit Version 11 nicht mehr 
vorhanden. Leider habe ich das ganze Testbench-Konzept noch nicht 
verstanden, und sehe mich nicht in der Lage, diese "von Hand" zu 
erzeugen. In gewisser Weise setzt dieses ja grade voraus, was ich erst 
noch lernen will - VHDL. Meine Frage ist nun: kann ich mit der ISE11 
doch irgendwie meine Testsignale "zusammenklicken"? Welche Alternativen 
habe ich sonst? Oder wäre es das einfachste ISE 10.1 zu installieren? 
Habe ich da große Nachteile gegenüber Version 11 zu erwarten?

Ihr merkt, ich tappe noch sehr im Dunkeln, bin also für Tipps aller Art 
sehr dankbar!

Viele Grüße
Max

Autor: René D. (Firma: www.dossmatik.de) (dose)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
rechte Maustaste in dem Hierachy Fenster.

new source und dann Test Bench wählen.

Jetzt ganz wichtig Filename.
tb_xxxx

Der Dateiname muss mit tb anfangen. Sonst erkennt die ISE  die Testbench 
nicht richtig.

Da bekommst du eine vorgefertigte testbench in dem die UUT (unit under 
test) schon "verdrahtet" ist. Die Clockleitung sollte auch schon takten.

Die Engangssignale musst du noch in VHDL Sprache definieren.

Ich hoffe in deinem Buch ist auch ein entsprechendes TB als Beispiel.


Rene

Autor: Max (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo!

Vielen Dank für den Tipp! Ich bin mir noch nicht so sicher, ob mir das 
weiterhilft, ich werde es versuchen.

Ansonsten denke ich ernsthaft darüber nach, für den Anfang ISE 10.1 zu 
installieren. Auf diese Weise könnte ich die Beispiele direkt 
nachkochen, das macht den Einstieg schon leichter, denke ich. Hat jemand 
ISE 10.1 schonmal parallel zu 11 installiert? Geht das? Und falls man 
die Frage so global überhaupt beantworten kann: hat die 10.1 "schlimme" 
Nachteile gegenüber 11?

Vielen Dank für die Hilfe!
Max

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.