max. SPI-taktrate

[Ruslan K. (idrisk)]

Hallo,

Ich möchte einen SPI-Slave mit einem dsPIC33FJ128GP710 umsetzten. Die 
Tankrate gibt ein Steuergerät vor, diese liegt bei 5,33 MHz. Leider habe 
ich weder hier im Forum, noch im Datenblatt etwas gefunden, was auf die 
max. Taktrate des PIC33F im Slave-Modus hindeutet. Mein PIC läft zur 
zeit mit einem 10 Mhz Quarz auf Fcy = 40 MHz.

- Kann ich mit diesem Controller SPI mit 5,33 MHz empfangen oder nicht?
- Wo steht etwas über die max. Taktrate im Slave-Modus (Datenblatt)

Ich habe schon die Dokumente von microchip bezogen auf meinen Controller 
gelesen, und dort nix gefunden.

Vielen Dank für die Antworten im Vorraus

[Ralf (Gast)]

> Ich habe schon die Dokumente von microchip bezogen
Sei so nett und poste auch bitte den Link zum DB, damit wir uns nicht 
durch die MC-Seite wursteln müssen :)

Ralf

[Ruslan K. (idrisk)]

Ralf schrieb:
>> Ich habe schon die Dokumente von microchip bezogen
> Sei so nett und poste auch bitte den Link zum DB, damit wir uns nicht
> durch die MC-Seite wursteln müssen :)
>
> Ralf

Bitteschön..
http://www.microchip.com/wwwproducts/Devices.aspx?dDocName=en541869

Gruß

[spess53 (Gast)]

Hi

>Ich habe schon die Dokumente von microchip bezogen auf meinen Controller
>gelesen, und dort nix gefunden.

Nach kurzem Übefliegen des Datenblattes würde ich sagen S.287 u. 288.
Ich kenne mich allerdings mit PICs nicht aus.

MfG Spess

[Zwölfliter (Gast)]

Im Slave-Modus wird der Takt vom Master vorgegeben und ist im Slave 
nicht von dessen Arbeitsfrequenz abhängig. Der Slave-Quarz muß nur 
ausreichend schnell sein, damit das Programm die eingelaufenen Bytes 
schnell genug abholt und verarbeitet.

[(prx) A. K. (prx)]

Meistens werden externe Taktsignale mit dem Controller-Takt 
synchronisiert, weil die Peripheriemodule und ihre Register synchron zum 
Controller-Takt arbeiten. Das begrenzt den externen Takt auf unterhalb 
Clk/2, evtl. Clk/4.

[Ruslan K. (idrisk)]

A. K. schrieb:
> Meistens werden externe Taktsignale mit dem Controller-Takt
> synchronisiert, weil die Peripheriemodule und ihre Register synchron zum
> Controller-Takt arbeiten. Das begrenzt den externen Takt auf unterhalb
> Clk/2, evtl. Clk/4.

Ich hoffe du hast recht,

aber sagt mal, bin ich so doof oder steht es wirklich net drin!

Gruß

[(prx) A. K. (prx)]

Ich war kurz durch Datasheet und Referenz und fand auch nichts.

[Ralf (Gast)]

@Ruslan K.:
> Bitteschön..
Danke, jetzt fühl ich mich wohl ;)

>> aber sagt mal, bin ich so doof oder steht es wirklich net drin!
> Ich war kurz durch Datasheet und Referenz und fand auch nichts.
Äh, Jungs, was ist mit der Note3 unter der Tabelle auf Seite 290:

3: The minimum clock period for SCKx is 100 ns. Therefore, the clock 
generated in Master mode must not violate this specification.

Macht dann schlappe 10 Mädchenherz.

Ralf

[Ruslan K. (idrisk)]

Aja,

das ist ja super, jetzt muss ich nur noch das Proggi so schnell machen, 
dass wenn ich einen 16-Frame erhalte bis zum nächsten Frame in ca. 800 
ns. die Antwort fertig habe und im buffer hinterlegt habe. Ich habe 
gedacht es mit einer Look-Up-Table zu machen, was meint Ihr denn?

Gruß