ENC28j80 AtMega8 SPI Planungsfehler

[Kurt (Gast)]

Hallo,

Ich glaub ich habe ein Problem. Durch Zufall habe ich erfahren, dass es 
bei dem ENC28j80 Anforderungen bezgl. des SPI Taktes gibt.

Nach einer ERRATA PDF von Microchip muß der SPI Takt folgenden 
Anforderungen entsprechen:

SPI Takt nicht kleiner als 8MHz
oder
SPI Takt zwischen 25/2 Mhz und 25/5Mhz (diese sollte dann mit dem 25Mhz 
Takt des ENC syncronisiert sein)

Ansonsten gäbe es Probleme um per SPI auf die MAC Register zuzugreifen.

...
In meiner Schaltung habe ich den ATMEGA8 per internen RC auf 8Mhz 
laufen.
Der SPI-Takt kann nur 1/2 Clk betragen. Was dann nur 4Mhz wäre.

Da ich Platine / Aufbau alles schon fertig habe suche ich eine kleine 
Lösung.
Ein 16Mhz Quarz unterzubringen möchte ich unbedingt vermeiden.

Würde folgendes Funktionieren ?:
Der ENC hat einen CLKOUT, wenn dieser auf 1/2 CLK läuft hätte ich dort 
12,5Mhz. Wenn dass dann der Systemtakt für den ATMEGA wäre, liefert der 
SPI-Takt zwar nur auf 6,25Mhz aber der müsste dann doch syncron zum 
25Mhz Takt des ENC´s sein. Somit könnte es doch laufen oder ?

2.Frage:
Ist das bei jeder Version des ENC´s so oder ist das nur Serienbedingt ?
Kann ich evtl. eine Andere Charge nehmen und habe das Problem gar nicht 
mehr ?

Gruß
Kurt

[Michael H. (michael_h45)]

Kurt schrieb:
> Würde folgendes Funktionieren ?:
> Der ENC hat einen CLKOUT, wenn dieser auf 1/2 CLK läuft hätte ich dort
Scheint so zu sein.

> 2.Frage:
> Ist das bei jeder Version des ENC´s so oder ist das nur Serienbedingt ?
> Kann ich evtl. eine Andere Charge nehmen und habe das Problem gar nicht
> mehr ?
Nennt sich silicon revision. Die ist über das Register EREVID verfügbar 
und kann zur Laufzeit ausgelesen werden.
Ansonsten: siehe Screenshot.