Taktverteilung für TTL mit RMS Jitter < 4 ps gesucht

[BimmyandJimmy (Gast)]

Hallo!
Ich würde gern drei AD7762 (24 Bit ADC) synchron mit einer Taktquelle 
betreiben und dafür einen verteilenden Clockbuffer einsetzen.
Im Datenblatt des AD7762 steht:
"While the AD7762 can function with an MCLK amplitude of less than 5V, 
this is the recommended amplitude to achieve the performance as stated"

Nur leider habe ich keinen Clockbuffer gefunden, der für 5V einen 
hinreichend kleinen RMS Jitter (der für meine Anwendung bei 4 ps liegt) 
hat; das Datenblatt des CDC340 oder CDC341 TTL Clockbuffers von TI gibt 
keine Angaben zum Jitter.
Das Evaluationboard für den AD7762 verwendet als Clockbuffer einen 
nc7s08 (TinyLogic HS 2-Input AND Gate), über dessen Jitter das 
Datenblatt leider auch keine Information gibt.
Ein Buffer wie z.B. der AD9513 wäre ideal (RMS jitter < 0.5ps), aber 
leider ist der, wie alle modernen Buffer die ich gesehen habe, nur für 
max. 3,3 Volt geeignet.

Hat jemand einen Tip für mich?

Viele Grüße
  BimmyandJimmy

[Purzel H. (hacky)]

ps jitter und TTL ... ist aber wohl ein Witz. Der geplante Wandler 
AD7762 macht ja nur 600kSample.

Was soll's denn werden ?

[Christian R. (supachris)]

Wenn man die 24 Bit ausnutzen will, ist so ein kleiner Taktjitter 
Pflicht, das hat nix mit der Abtastfrequenz zu tun. Steht denn nix im 
Datenblatt, was passiert, wenn du den CLK mit 3,3V speist? Dann würde 
ich eher den 0,5ps Chip mit 3,3V nehmen....

[BimmyandJimmy (Gast)]

Christian R. schrieb:
> Steht denn nix im
> Datenblatt, was passiert, wenn du den CLK mit 3,3V speist? Dann würde
> ich eher den 0,5ps Chip mit 3,3V nehmen....

Im Datenblatt steht leider nur lapidar als Fußnote:
"While the AD7762 can function with an MCLK amplitude of less than 5V,
this is the recommended amplitude to achieve the performance as stated"

@hacky:
Es soll der Eingangsteil eines Lock-In Verstärkers werden.