Hallo, ich bin seit 2 Tagen am verzweifeln. Ich habe ein SVGA TFT. Datenblatt ist unter folgenden Link zu finden: http://www.data-modul.com/de/products/tft_displays/single_tft_small/DMO_G084SN05_V8_preliminary_Mar2009.pdf?nav=pn Ich möchte eigentlich nur testen, wie es geht und habe einen LVDS-Transmitter (Source im Anhang) programmiert, der Daten wie auf Seite 16 an das TFT überträgt. Ziel ist ein einfaches weißen Bild, oder zumindest ein Pixel. Es funktioniert aber nicht. Als clk kommen 280MHz in das Modul. Das differentielle Signal wird dann per NOT-Gatter auf dem top-Level erzeugt. Ich benutze übrigens einen Altera Cyclone IV E. Hat jemand einen Idee? Danke schonmal für eure Hilfe. Gruß Hugo
Hugo schrieb: > Ich möchte eigentlich nur testen, wie es geht und habe einen > LVDS-Transmitter (Source im Anhang) programmiert Das ist nicht trivial, bei solch schnellen Signalen geht es durchaus um die Nanosekunde, und das mußt du dem FPGS mit entsprechenden Constraints erst mal sagen... Kann dein Design denn überhaupt 280MHz Taktfrequenz? > Das differentielle Signal wird dann per NOT-Gatter auf dem top-Level > erzeugt. Mal abgesehen vom falschen LVDS-Pegel: du wirst hier Laufzeitunterschiede in den LVDS+ und LVDS- Signalen haben. Hat dein FPGA nicht einen passenden Ausgangsstanddard? Bei Xilinx gibt es (mehrere) LVDS Modi, in denen 2 Pins am FPGA zusammen als ein LVDS-Ausgang konfiguriert werden.
> Kann dein Design denn überhaupt 280MHz Taktfrequenz? Es muss. Das ist ein Testboard. Das TFT gehörte zum Lieferumfang mit dazu. > Bei Xilinx gibt es (mehrere) LVDS Modi, in denen 2 Pins am FPGA zusammen > als ein LVDS-Ausgang konfiguriert werden. Ist bei Altera genauso. Habs jetzt auch wieder eingestellt und es ist leider nicht besser geworden. Danke für Deine Hilfe. Ich glaube ich werde mal die Hardware untersuchen. Nicht, dass da was kaputt gegangen ist.
Hugo schrieb: >> Kann dein Design denn überhaupt 280MHz Taktfrequenz? > Es muss. Das ist ein Testboard. > Das TFT gehörte zum Lieferumfang mit dazu. Dass das FPGA das kann ist dann klar. Dass dein Design in diesem FPGA das können muss, das verlangst du... > Ich glaube ich werde mal die Hardware untersuchen. > Nicht, dass da was kaputt gegangen ist. Warum? Hat das schon mal funktioniert?
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.