Hi, ich hab mir mit Altium Designer eine Platine zusammengebastelt, die insg. 4 Lagen enthält. Normalerweise läuft bei der Fertigung der Leiterplatten auch alles gut, doch jetzt schreibt mich der Hersteller an und sagt das "keine Bohrungen an die erste Innenlage angebunden sind" alle Bohrungen der Leiterplatte sind durchgehend und somit ja auch zwingend auf jeder Lage gleich positioniert und gleich groß. Dennoch kann ich mir gut vorstellen das sowas bei der Fertigung zu Problemen führt. Wie kann ich in Altium Designer bestimmen an welche Lage die Bohrungen angebunden(?) sind, bzw. wie kann ich dieses Problem in den Gerberdaten beheben ? Was kann mir passiert sein, das es überhaupt dazu kommt, das durchgehende Bohrungen an eine Lage nicht angebunden sind ?
Ich denke eher, das dir der Hersteller damit sagen will, das bei dir nichts in der ersten Innenlage angebunden ist. Jede Via ist eine Bohrung und die sind wohl alle nicht mit der Innenlage verbunden. Einen ähnlichen Fehler hatte ich "neulich" auch, da waren alle Bohrungen mit der GND Plane verbunden. Sieht dir einfach mal die Gerberdaten für die Bohrungen und die Innenlage an, da müßte man den Fehler erkennen können. Kannst die Daten auch hier hochladen, dann schau ich mal drauf. Gruß Mike
Du hast recht... im Pad/Via Layer Editor kann man sehen, das die Pads/Vias nur auf Top und Bottom kontaktiert sind. Bei einer, ebenfalls mehrlagigen, Platine mit der alles i.O. sind die Pads/Vias, egal ob sie auf den Mittellagen auch "benutzt" werden, dennoch kontaktiert. Die Frage ist, wie ändere ich das, am besten gleich für die gesamte Platine ? Ein neu erstelltes Pad/Via wird automatisch nur auf Top und Bottom kontaktiert.
hmm... ich war evtl. etwas voreilig, auf einer Multilayer Platine die ebenfalls i.O. zeigt der Pad/Via Editor ebenfalls nur 2 konnektierte Lagen. Ich hab mal einen Ausschnitt (würde sonst recht groß werden) der innenlagen (3V3 und GND Plane) angehängt. Was bräuchtest du noch, um evtl. zu sagen wonach ich suchen müsste ?
Hallo, sieht doch gut aus.. Oder was sehr ich, was du nicht siehst. Schau mal bei der Gerber Ausgabe nach "Include Midlayer Pads" im ersten Reiter. Jens
Tobias S. schrieb: > Die Frage ist, wie ändere ich das, am besten gleich für die gesamte > Platine ? Ein neu erstelltes Pad/Via wird automatisch nur auf Top und > Bottom kontaktiert. Man muss einem inneren Layer ein Netz geben, dann werden alle Bohrungen, die das gleiche Netz haben nach den entsprechenden Regeln, direkt oder über Wärmefalle angeschlossen. Lass dir mal den Layer anzeigen und mach einen Doppelklick. Dann sollte man das Netz sehen können. Ich kann das jetzt nicht probieren, bin nicht in der Firma. Am Gerber File würde ich nicht drehen, das zerstört die Integrität deiner Daten. MfG Klaus
" Altium Designer eine Platine zusammengebastelt," Wenn ich sowas lese! Warum macht Ihr Bastler nicht die Platinen mit einen Tool was Ihr im Griff habt. Lasst die Finger von Profitools! Nehmt Eagle&Co! mfg Hans
Wenn man AD doch schon hat, kann man ihn doch auch nutzen. Was maulst Du da rum?
Klaus ahh sind dem seine Gerberdaten aus einem Demoprojekt? Glaub das hatte ich überlesen.. Jens
Klaus schrieb: > über Wärmefalle angeschlossen. Lass dir mal den Layer anzeigen und mach > einen Doppelklick. Dann sollte man das Netz sehen können. Ich kann das > jetzt nicht probieren, bin nicht in der Firma. Hab das jetzt mal probiert, scheint nur bei split planes so zu gehen. Grace Fan schrieb: > Den Layer Stack Manager schon bemüht? Das scheint mir der richtige Hinweis zu sein. MfG Klaus
Ich mal die Frage in den Raum stellen wie man etwas lernen soll, wenn man es nicht tut, sondern immer nur theoretische Informationen sammelt, doch wäre eine solche Diskussion wohl ein wenig OffTopic. Normalerweise gabs keine Probleme, hier tritt eben mal ein unbekanntes auf und daran wächst man schließlich.. .. deswegen erstmal danke an alle die versuchen mir hier weiterzuhelfen! Ich hab die unconnected Midlayer Pads mal dazu genommen und frage den Hersteller gleich nach einer etwas genaueren Beschreibung was fehlt. Im Layer Stack Manager und auch bei der Plane sind die Signale den entsprechenden Lagen zugewiesen, das ist dann wohl keine Fehlerquelle (wie Klaus ja schon sagte, nur bei Split Planes). Den Layer Stack Manager bemüht hab ich schon, allerdings bleibt mir da ja nur das Anlegen und Einstellen der Lagen (z.B. Kupferstärke, Signal) und die "Configure Drill Pairs" Option, da weiß ich nicht wirklich wonach ich suchen sollte. Ich blättere mal erneut durch, was ich über das Thema finde und warte erstmal auf eine hoffentlich genauere Ansage vom Hersteller. Danke an euch, mal sehn was sich ergibt jetzt.
Tobias S. schrieb: > Den Layer Stack Manager bemüht hab ich schon, allerdings bleibt mir da > ja nur das Anlegen und Einstellen der Lagen (z.B. Kupferstärke, Signal) > und die "Configure Drill Pairs" Option, da weiß ich nicht wirklich > wonach ich suchen sollte. Ich habs eben probiert: Layer Stack Manager, Doppelclick auf den Layer (z.B. InternalPlane1) dann kann man ein Netz einstellen. MfG Klaus
So siehts bei mir aus ... Leider auch schon bei der Gerberdaten Erstellung die diesen Fehler enthalten soll. Oben in den Bilder sieht man ja auch, das auf beiden Lagen eine "Anbindung" erfolgt ist. Und Pads die auf keiner der beiden Lagen kontaktiert sind, sind ja ebenfalls vorhanden. Bin überfragt, wo der Fehler liegen soll und wenn ihr da auch nichts sehen könnt, bin ich echt gespannt, was der Hersteller mir sagen wird. Hat leider bisher noch nicht geantwortet.
Das sieht erstmal gut aus. Keine Schreibfehler bei den Netznamen? Einfach mal den Netznamen versuchen zu ändern, dann neu aus der Auswahlliste anwählen. Sonst fallen mir nur die power plane connect rules ein. MfG Klaus
Die Lösung der Sache war mal wieder einfacher als erwartet. Eben hab ich vom Hersteller doch noch eine Antwort erhalten: "... zu Ihrem Auftrag war ein Mißverständnis meinerseits, bitte ignorieren." Ich danke euch nochmal für die vielen Überlegungen die Ihr zu meinem, letztenendes garnicht vorhandenen :), Problem hattet. Ich hoffe das kommt nicht ganz so schnell wieder vor :-) MfG Tobias
S.g. Damen und Herren Bin ein wenig zu spät gekommen um dem Tobias helfen zu können, da sich das Problem sowieso im Nichts augelöst hat. Die Anbindung der inneren Lagen erfolgt über den Layer-Stack-Manager , hier kannst du innere Planes dazufügen und denen gleich ein Netz verpassen. Werden dann infolge der Notwendigkeit auf den inneren Lagen Splitplanes angelegt (mehrer unterschiedliche Versorgungsspannungen) so zeigt der Layer Stack Manager dann folgendes -> "Multiple Nets" . Wer Fragen bezüglich Altium Designer hat, kann sie gerne an mich richten, da ich mit dem Programm beruflich arbeite. Mfg. Günther
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.