Ich möchte gern den VHDL Code optimieren und dabei ist mir aufgefallen,
dass ich bei der Erzeugung von Signalen mal eine '1' und mal ne '0'
erzeuge.
Bestimmt kann ich Ressorcen im CPLD sparen, wenn ich versuche die
auszuwertenden Zustände gleich zu machen, also möglichst immer '1' oder
'0' zu verknüpfen und nicht zu sehr zu mischen.
Sehe ich das Richtig, oder ist das dem CPLD wurscht.
1 |
|
2 | Write_BWS <= '0' when ADRintern(15 downto 12) =x"1"
|
3 | and ADRintern(11)='0'
|
4 | and MREQ='0'
|
5 | and BWS_RW = '0'
|
6 | else '1' ;
|
oder ist es besser das so zu schreiben ?
1 |
|
2 | Write_BWS <= '1' when ADRintern(15 downto 12) =x"1"
|
3 | and ADRintern(11)='1'
|
4 | and MREQ='1'
|
5 | and BWS_RW = '1'
|
6 | else '0' ;
|