www.mikrocontroller.net

Forum: Platinen Abgreif-Pads mitten in der Leitung


Autor: Max D. (maxwell86)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen,

zum Debugging möchte ich mir die Möglichkeit offen halten, auf die 
Signalleitungen gegebenenfalls Drähte zum abfangen der Leitungen 
anzulöten. Weil ich das ungern direkt an den ICs machen möchte, habe ich 
mir gedacht, dass ich in den Leitungen kleine Pads integriere, die auch 
vom Lötstoplack ausgespart sind. Dort kann (im Fall der Fälle, wovon ich 
nicht ausgehe) dort sauber das SIgnal abgreifen. Was meint ihr dazu? 
Könnte das Probleme geben?

http://www.mdwd.org/shots/shot_1299669186.png

Danke und beste Grüße,

Max

Autor: Timmo H. (masterfx)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Da gibts keine Probleme, außer vielleicht bei High-Speed 
Datenübertragung wo der Wellenwiderstand, Leitungslänge etc eine größere 
Rolle spielt. Diese Vorgehensweise siehst du fast überall.

Autor: Max D. (maxwell86)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ja, cool, danke! High-Speed hab ich nicht... :)

Autor: Max D. (maxwell86)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ach noch was: Hab die Pads einfach als Rechtecke der Ebene Top angelegt. 
Über die Rechtecke habe ich dann Rechtecke in der Ebene tStop angelegt. 
Ist damit der Lötstoplack sicher weg?

Autor: Ano Nym (oorim)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Nimm doch Testpads (Eagle)

Autor: Max D. (maxwell86)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wie kann ich die anlegen?

Autor: Timmo H. (masterfx)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Gabs da nicht die testpad.lib oder dpads.lib?

Autor: Andreas Schweigstill (Firma: Schweigstill IT) (schweigstill) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ja, man sollte sich dafür entweder spezielle Testpad-Bauteile definieren 
oder solche aus einer dafür bereitgestellten Bibliothek verwenden. Je 
nach CAD-System kann man den Bauteilen oder Pins auch eine spezielle 
Testpin-Eigenschaft zuweisen, so dass man später entsprechende Listen 
ausgeben lassen kann.

Zudem kann man für Testbauteile ggf. auch noch die Option angeben, dass 
sie nicht in die normale Stückliste oder gar in die Pick&Place-Liste für 
den Bestückungsautomaten aufzunehmen sind. Sie sollten dafür jedoch in 
die Bohrdatei für den Prüfadapter der bestückten Leiterplatte 
aufgenommen werden.

Ob Eagle diese Funktionen besitzt, kann ich jedoch nicht sagen.

Bestellt man beim Leiterplattenhersteller die Leiterplatten mit 
elektronischer Prüfung, erzeugt der Hersteller die entsprechenden 
Testpins und Verbindungslisten selbst aus den Gerber- oder 
ODB++-Dateien, so dass man sich als Leiterplattenentwickler nicht selbst 
darum kümmern muss.

Autor: Jörg Wunsch (dl8dtl) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Noch ein Vorteil spezieller Testpad-Bauteildefinitionen: es sollte
dann auch klar sein, dass da keine Lötpaste mit drauf muss.

Autor: Max D. (maxwell86)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen,

das ist alles sehr einleuchtend... Da ich aber die Platinen auf jeden 
Fall von Hand bestücken werde, meint ihr nicht, dass es eventuell in 
meinem Fall auch so ausreichen würde? Hier kann ich alles schön 
anpassen...

Autor: Ano Nym (oorim)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Bei Eagle gibts die Testpad lib, die mein ich. Sind dann ganz normale 
SMD Bauteile. Glaub die gibts auch mit Bohrung. Alternativ einen 1x1 
Pinheader einpflegen

Autor: Jörg Wunsch (dl8dtl) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Max Dhom schrieb:
> Da ich aber die Platinen auf jeden
> Fall von Hand bestücken werde, meint ihr nicht, dass es eventuell in
> meinem Fall auch so ausreichen würde?

Geht sicher auch.  Schau dir die Gerberdaten vor der Auftragserteilung
einfach nochmal genau an.  Ich habe auch schon mal Platinen in Auftrag
gegeben, bei denen nur die SMD-Pads frei vom Lötstopplack waren, die
THT-Pins aber nicht :-o.  Da hab' ich dann eine Weile mit dem Fräser
gesessen, um die anderen Pins lötfähig zu bekommen ...

Autor: Reinhard Kern (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Andreas Schweigstill schrieb:
> Bestellt man beim Leiterplattenhersteller die Leiterplatten mit
> elektronischer Prüfung, erzeugt der Hersteller die entsprechenden
> Testpins und Verbindungslisten selbst aus den Gerber- oder
> ODB++-Dateien, so dass man sich als Leiterplattenentwickler nicht selbst
> darum kümmern muss.

Hallo,

dass man sich nicht kümmern muss, ist schon richtig, aber kleine 
Korrekturen sind nötig:

1. Der LP-Hersteller fügt keine Testpins ein - grundsätzlich wird das 
CU-Bild des Kunden nicht verändert, wenn es nicht unbedingt sein muss, 
und dann nur in Absprache*. Für das Testen werden die vorhandenen Pads 
und Vias kontaktiert, was im Normalfall ausreicht. Notfalls kann mit 
sehr spitzen Nadeln auch durch den Lötstoplack hindurch kontaktiert 
werden.

2. Meistens erzeugt der LP-Hersteller die Netzliste aus den Ausgabedaten 
(Gerber usw.), allerdings entfällt damit die Gegenprüfung auf korrektes 
Routen - berühren sich im Gerber-Bild 2 Leitungen, so ist das kein 
Kurzschluss, sondern in der erzeugten Liste eine gewollte Verbindung. 
Andrerseits muss der LP-Hersteller eine ev. mitgelieferte Netzliste erst 
mal lesen können. Ganz allgemein ist der Kunde für seine Output-Daten 
selbst verantwortlich, der LP-Hersteller kann Fehler und Widersprüche 
darin finden, muss aber nicht.

* Ich würde den Teufel tun und was verändern, und dann Schadensersatz 
leisten, wenn eine ganze Fertigungsserie nicht funktioniert. Sicher ist 
man nur mit der Original-Geometrie.

Gruss Reinhard

Autor: Andreas Schweigstill (Firma: Schweigstill IT) (schweigstill) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Reinhard Kern schrieb:
> 1. Der LP-Hersteller fügt keine Testpins ein - grundsätzlich wird das
> CU-Bild des Kunden nicht verändert, wenn es nicht unbedingt sein muss,
> und dann nur in Absprache*.

Oh, da waren meine Ausführungen etwas unpräzise.

Im Falle des LP-Herstellers meine ich natürlich die Testpins des von ihm 
selbst verwendeten Nadeladapters bzw. Koordinatenlisten des 
Fingertesters.

Das sind natürlich andere als die Testpunkte für 1. manuelle 
Kontaktierung während der Entwicklung, 2. Flachbaugruppentest während 
der Gerätefertigung.

In letzterem Fall verwendet man ohnehin lieber Testpunkte, die nicht 
exakt auf den Bauteilanschlüssen liegen, sondern leicht versetzt, wobei 
es aber auch Unmengen von Prüfnadeltypen gibt, mit denen man auch schon 
belegte Positionen kontaktieren kann. Man muss jedoch ggf. darauf 
achten, dass man sich die Nadel nicht durch Flußmittel-, Lack oder 
Zunderrückstände verunreinigt.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.