www.mikrocontroller.net

Forum: FPGA, VHDL & Co. verständnis tools v. xilinx


Autor: dodger (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
moin beisammen,

hab mal ne frage: warum wird denn bei xilinx 2x gemappt? wenn ich mich 
im netz schlau mache, wie die einzelnen schritte für fpga-designs 
laufen, heißt es meist: synthese, mapping, place, route. aber xst macht 
doch auch ein technology mapping? planahead zeigt mir in der 
post-synthese-view auch bereits lut6-instanzen an. was genau macht dann 
nachher nochmal map explizit?

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
dodger schrieb:
> heißt es meist: synthese, mapping, place, route.
Da fehlt translate...

> was genau macht dann nachher nochmal map explizit?
Es nimmt (beim S6) bis zu 4 LUTs und packt sie in 1 Slice...

Synthese:  Abbilden des Designs auf atomare Elemente (LUT, FG, FF)
Translate: Zusammenführen von Netzlisten (z.B. IP-Cores)
Map:       Gruppieren der atomaren Bauteile in Slices
P&R:       Platzieren und Verdrahten

Autor: dodger (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ja, da fehlt translate. das scheint aber ja eher xilinx-spezifisch zu 
sein. natürlich fügt translate auch vorsynthetisierte ngc-files zusammen 
ins ngd, ok. das könnte aber ja auch die synthese nochmal machen. wenn 
ich es recht verstehe, gibt es also bei dem eigentlichen map-schritt 
erst die abbildung in slices? bzw. kaskadiert in clbs? das gibt es so 
natürlich nicht in der synthese, das stimmt. da steht dann zwar schon, 
dass elemente auf dsp48 oder lut6 "gemappt" werden, aber das mapping auf 
slices macht dann also erst der eigentliche map-schritt. ist es so 
richtig? weil das technology mapping macht ja schon noch die synthese.
wichtiger ist ja eigentlich bei translate, dass es ucf-dateien 
einbindet, oder?
spannenderweise macht map ja ab v5 auch schon während map das placement 
(stichwort "timing-driving placement")...

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
dodger schrieb:
> wichtiger ist ja eigentlich bei translate, dass es ucf-dateien
> einbindet, oder?
Oder besser so:
Ab dem Designschritt Translate werden UCF Dateien mit eingebunden...

> spannenderweise macht map ja ab v5 auch schon während map das placement
> (stichwort "timing-driving placement")...
Und ich kann der Synthese schon Constraints (SCF) mitgeben.
Die Grenzen, wer was zu tun hat, sind nicht so deutlich abgetrennt.

Autor: dodger (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
auch wieder wahr... xcf heißen sie wohl neuerdings, aber ja. danke schon 
mal für die klarstellung! (mehr oder weniger ;)
leider ist es auch in den massig vorhandenen pdfs von xilinx kaum 
beschrieben, was denn nun genau die tools machen...

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.