www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Portierung vhdl


Autor: Mattias (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,
ich habe mal vor einiger Zeit eine Schaltung als Schaltbild für einen
XC9572 CPLD von Xilinx mit der ISE Web Software erstellt.
Der Projektnavigator erzeugt automatisch eine Datei mit dem Eintrag
"VHDL Funktional Model".
In dieser Datei ist die VHDL Beschreibung von meinem Schaltbild zu
sehen.
Da ich versuchen will die Funktion in einen CPLD von Lattice zu
programmieren, dachte ich mir, ich könne nun einfach diese Datei
hernehmen und mit dem ispLever den Lattice Chip programmieren. Nun
zeigt mir der Projektnavigator von Lattice aber viele Fragezeichen in
verschiedenen Blöcken dieser Datei an. Da ich mich in VHDL noch nicht
so gut auskenne, weiss ich nicht so richtig, was er nicht versteht.
Ich habe die Datei mal angehangen. An den Stellen "AND2"..."AND3"..
usw. steht im Navigator ein Fragezeichen.Ein Bild ist mit im Anhang.
Woran kann das denn liegen ???

Mattias

Autor: Jörn (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wahrscheinlich haben die Gatter bei Lattice eine andere Bezeichnung und
IspLever kann mit den Komponenten AND2, AND3 usw. nichts anfangen.

Autor: Thomas M (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
laß Dir ein .edf erzeugen und benutze das als Grundlage in Lattice.
Dann sollte Dein Design verarbeitet werden können.

Thomas

Autor: Blubb (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
So programmiert man nicht. Man lagert profane AND-Verknüpfungen nicht in
externe VHDL-Dateien aus. Das ist völliger Blödsinn.

Autor: Mattias (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
tschuldigung,
ich habe das nicht programmiert. Das ist code, der erzeugt worden ist.
Das mit dem .edf werde ich mal versuchen.
Wenn das nicht geht, muss ich es wohl erneut programmieren.

Mattias

Autor: Blubb (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Natürlich wurde der Code so vom Schaltplan-Editor erzeugt. Das liegt im
Prinzip der Sache, anders geht es schlecht. Aber wenn du VHDL richtig
lernen und anwenden willst bist du damit auf dem Holzweg. Stell dir vor
du müsstest jede AND-Verknüpfung in einer VHDL-Beschreibung
instanziieren. Das ist doch Overkill.

Autor: Mattias (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
wie muss ich das .edf File erzeugen ???
finde keinen Verweis.

grübel, grübel ...

Mattias

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.