Forum: FPGA, VHDL & Co. DDR Controller mit Xilinx' ISE 10.1 WebPack?


von VirtexII (Gast)


Lesenswert?

Hi,

ich möchte unter Xilinx ISE 10.1 einen DDR Controller für ein
altes VirtexII Board haben/generieren. Gibt's es eine
MIG-Version die so etwas generiert?

Ich habe mir bereits 10.1 installiert (MIG ohne V2), dann SP3
inkl. IP-Update, die neuen MIGs unterstützen aber auch kein
DDR für VirtexII. Es muss doch eine CoreGen IP zum Generieren
von DDR für V2s geben?! Z.B. kann im EDK ein DDR-Modul erzeugt
werden (per MIG-Core?).

Gruss

von Christian R. (supachris)


Lesenswert?

VirtexII schrieb:
> Es muss doch eine CoreGen IP zum Generieren
> von DDR für V2s geben?!

Offensichtlich nicht: Auszug aus dem MIG User Guide UG086:
1
All currently available Virtex-5, Virtex-4, Spartan-3A, Spartan-3AN, Spartan-3A DSP, Spartan-3E, and Spartan-3 FPGAs are supported.

von VirtexII (Gast)


Lesenswert?

Ja genau, das steht in allen UG086 ab Version 1.7 aufwärts.

Ich bin mir aber relativ sicher unter 10.x mal einen Controller
für V2s generiert zu haben, kann aber auch im EDK gewesen sein.
Ist der DDR-Controller aus dem EDK synthetisierbar bzw. im
WebPack verwendbar?

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.