Hallo zusammen, ich habe eine Frage zu den Vorgaben im UG393 (http://www.xilinx.com/support/documentation/user_guides/ug393.pdf) von Xilinx: Angenommen, ich habe einen Bedarf von 12 Versorgungspins für meine +3V3 Schiene errechnet. Dann benötige ich 7x47nF, 3x470nF, 2x2,2µF und 1x680µF. Insgesamt hat mein FPGA aber 20 Versorgungspins auf dieser Schiene (Spartan 3AN im FT256 Gehäuse). Wie schließe ich die Kondensatoren denn jetzt an?! Bei 7 Kondensatoren (47nF) an 20 Versorgungspins bleiben offensichtlich welche übrig. Ist es egal, welche? Oder müssen die irgendwie verteilt werden? Wonach? Nach Funktion (VCCO/0,1,2,3 und VCCAUX) oder geometrisch (in jede Ecke und jede Flanke einen) oder...? Was ist mit den nicht beschalteten Pins? Muss ich die explizit verbinden oder genügt da die interne Verbindung auf dem Die? Grüße Steffen
> Was ist mit den nicht beschalteten Pins? Muss ich die explizit verbinden...
Ja
1. Auf jeden Mal muss jeder Vcc Pin an Spannung und jeder GND Pin an Masse angeschlossen werden. 2. Im Idealfall wird dann noch jedes Vcc-GND Pärchen abgelockt. Von dieser 2. Regel kann zur Not auch mal abgewichen werden.
Diese Chips sind für Multilayer entwickelt, ein Layer ist dabei GND ein anderer (oft) Upwr... . Grüße Löti
Ok, verstanden. Alle Versorgungspins müssen angeschlossen werden. Lothar Miller schrieb: > 2. Im Idealfall wird dann noch jedes Vcc-GND Pärchen abgelockt. Von > dieser 2. Regel kann zur Not auch mal abgewichen werden. Laut UG393 muss es sich gar nicht um eine Ausnahme handeln, sondern man kann im Normalfall so vorgehen. Die Frage bleibt aber: Wie verteile ich die Kondensatoren? Verbinde ich die alle mit einem Versorgungspin? Wahrscheinlich nicht. Verbinde ich die so, wie es mir beim Layouten gerade in den Kram passt? Verteile ich die gleichmäßig auf VCCO/0/1/2/3 und VCCAUX? Falls ja, berücksichtige ich dabei, wie stark welche Bank verwendet wird?
Lothar Miller schrieb: > 2. Im Idealfall wird dann noch jedes Vcc-GND Pärchen abgelockt. Von > dieser 2. Regel kann zur Not auch mal abgewichen werden. Lass dir von deinem AG mal eine Schulung beim Dirks/Eigelsreiter sponsern, dann denkst du über die Regel anders. ;)
Lothar Miller schrieb: > 2. Im Idealfall wird dann noch jedes Vcc-GND Pärchen abgelockt. Von > dieser 2. Regel kann zur Not auch mal abgewichen werden. Das PCB selbst ist ein Kondensator (metallflächen durch dielektrika getrennt). Mit einem richtigen ground-plane konzept kann man jedes Päärchen abblocken ohne diskrete C zu bemühen und durch die nötigen Zuleitungen zu den C den Vorteil wieder zu verlieren.
> kann man jedes Päärchen abblocken ohne diskrete C zu bemühen
Na ja, manchmal... .
Grüße Löti
Corinna Condensa schrieb: > Das PCB selbst ist ein Kondensator (metallflächen durch dielektrika > getrennt). Mit einem richtigen ground-plane konzept kann man jedes > Päärchen abblocken ohne diskrete C zu bemühen und durch die nötigen > Zuleitungen zu den C den Vorteil wieder zu verlieren. Du bist ja ein ganz schlauer. Hast du mal ausgerechnet, wie viel Kapazität so ein Planepaar mitbringt?
> Du bist ja ein ganz schlauer.
Anonymus, sorry aber es ist eine Sie! Zu schwierig für Dich?
Grüße Löti
Lothar S. schrieb: >> Du bist ja ein ganz schlauer. > > Anonymus, sorry aber es ist eine Sie! Zu schwierig für Dich? > > Grüße Löti Bist du der neue Blockwart vom Dienst? (s. auch OT)
Anonymus popeln und pöpln kannst Du ja gut. Aber sonst? Grüße Löti
> Bist du der neue Blockwart vom Dienst?
Nein, nur so ein "heruntergekommenes" Forum hab' ich... .
Und, immer die Selben.
Grüße Löti
Kann mir jemand bei meiner Frage weiterhelfen? Wie layoutet ihr denn Eure FPGA Schaltungen? @Lothar: Machst Du tatsächlich an jedes Pärchen die ganze Reihe an Abblockkondensatoren? Xilinx schlägt ja immerhin 4 Stück vor! Bei einem Virtex o.ä. besteht Dein Board ja irgendwann nur noch aus Kondensatoren! Falls nein, wo führst Du zusammen? Auch, wenn Du pro Pin nur den kleinsten Kondensator spendierst, musst Du ja bei den nächstgrößeren die Zusammenführung machen.
> Machst Du tatsächlich an jedes Pärchen die ganze Reihe an > Abblockkondensatoren? Nein Multilayer und dann "nach Erfahrung". Funktioniert meist aber nicht immer. Und Simulation, hau weg ... . Grüße Löti
Ich schau mir grad ein paar Evalboards an die passen so garnicht zu dem was der Layouter so rät.... Lt. Layout-Experte kommt es im wesentlichen auf kurze Anschlüße an, sonst verliert man den Vorteil der C. Kann also ein C nur weit weg platziert werden, kann man ihn genausogut weglassen. Deshalb ist der PCB-C wie von Corinna schon genannt so empfohlen. Hält zwar kaum Ladungen, dafür aber direkt vor Ort. Gelegentlich wird das mit einer Speicherhierarchie erklärt, kleine C's direkt dran zum Flanken stützen, dann mittlere C's die die kleinen C's über mehrere Pulse stützen, und dann "große" C die die mittleren stützen. Und an besten auf der Rückseite des PCBS direkt unterm BGA. So hat dann der Layouter an jedem Päärchen einen C in "so klein wie wir können" gesetzt und an den Ecken und wo mehr Platz ist dann auch die größeren. C's direkt auf den (gepluggten) Vias und dergleichen hat er sich einfallen lassen. Funktionierte auch ganz gut. Jetzt schau ich mir ein paar Eval-boards (z.B http://www.digilentinc.com/Data/Products/NEXYS3/Nexys3_rm.pdf S.3) an und siehe untern dem FPGA kein einziger C, alle deutlich nach außen gezogen! Billigmasche? Paar interessante Links dazu: http://eecatalog.com/intel/files/2012/11/121130_automotive_3.jpg http://eecatalog.com/intel/2012/11/30/analyze-automotive-pcb-layouts-efficiently-with-simulation/ http://www.hdl.co.jp/XCM-206/bot.800.jpg http://www.hdl.co.jp/en/index.php/products/xilinx-series1/spartan-6/xcm-206-tp.html http://www.ohio.edu/people/starzykj/webcad/Current_Projects/solar/index05_files/PCB_back.jpg http://www.ohio.edu/people/starzykj/webcad/Current_Projects/solar/ http://blog.akkit.org/2011/02/21/cnc-controller/ MfG
> Billigmasche?
Die uC sind auch nicht die Schnellsten außer beim Quarz ist das eher
"Schlaftablette".
Grüße Löti
Angstkondensator schrieb: > Lothar Miller schrieb: >> 2. Im Idealfall wird dann noch jedes Vcc-GND Pärchen abgelockt. Von >> dieser 2. Regel kann zur Not auch mal abgewichen werden > Lass dir von deinem AG mal eine Schulung beim Dirks/Eigelsreiter > sponsern, Ich werde das wohl mal machen. Allerdings kann man sich die Abhandlungen ja auch einfach mal herunterladen und durchlesen... > dann denkst du über die Regel anders. Was mich an der Sache der Herren Dirks am ehesten stört, ist das prophetenhafte (und zudem sehr marketingorientierte) Sendungsbewusstsein. Wenn man die Sachen so durchliest könnte man meinen, ohne 10-20 Layer ginge es gar nicht und jedes Design müsste vor der Fertigung erst mal ausgiebigst simuliert werden. Es wird nicht ein GHz Prozessorlayout und ein uC Design mit 30 MHz unterschieden. Wenn ich etwas glauben soll, dann müssen das mindestens 3 unabhängige "Propheten" sagen, oder ich es mit eigenen Augen erleben... ;-) > Jetzt schau ich mir ein paar Eval-boards an und siehe untern dem FPGA kein > einziger C, alle deutlich nach außen gezogen! Billigmasche? Klar ist das billiger, weil einseitig bestückbar. Ich habe auch solche Designs am Laufen, und wenn nur wenige Ausgänge gleichzeitig schalten geht das sogar ganz ohne Blockkondensatoren. Nur darf in solch einem Design dann keiner auf die Idee kommen, viel und gleichzeitig im FPGA zu machen.
Lothar Miller schrieb: > Was mich an der Sache der Herren Dirks am ehesten stört, ist das > prophetenhafte (und zudem sehr marketingorientierte) > Sendungsbewusstsein. Was sind das denn für Schulungen und was lernt man da?
Lothar Miller schrieb: >> Jetzt schau ich mir ein paar Eval-boards an und siehe untern dem FPGA kein >> einziger C, alle deutlich nach außen gezogen! Billigmasche? > Klar ist das billiger, weil einseitig bestückbar. Ich habe auch solche > Designs am Laufen, und wenn nur wenige Ausgänge gleichzeitig schalten > geht das sogar ganz ohne Blockkondensatoren. Nur darf in solch einem > Design dann keiner auf die Idee kommen, viel und gleichzeitig im FPGA zu > machen. Grad weil deine Annahmen über das Board und Verwendungszweck nicht zutreffen, ist das Design der Evalboards (bspw. Xilinx Spartan3 Starterkit) verwunderlich: -zweiseitig bestückte Platine -mehrere parallelel Busse (2xSRAM) Allerdings werden "große" SMD eingesetzt (0805), mirscheinen die Zuleitungen dennoch unnötig lang. Ich legs mal auf dem Scanner dann kann man drüber diskutieren , ob's gutes oder schlechtes Design ist.
Interessierter Mitleser schrieb: > Lothar Miller schrieb: >> Was mich an der Sache der Herren Dirks am ehesten stört, ist das >> prophetenhafte (und zudem sehr marketingorientierte) >> Sendungsbewusstsein. > Was sind das denn für Schulungen Siehe Google: Dirks emv > und was lernt man da? Dass ohne Simulation mit der hauseigenen Software gar nichts geht... http://www.emv.biz/software/beschreibung/
Lothar Miller schrieb: >> dann denkst du über die Regel anders. > Was mich an der Sache der Herren Dirks am ehesten stört, ist das > prophetenhafte (und zudem sehr marketingorientierte) > Sendungsbewusstsein. Das hat wohl etwas damit zu tun, dass er an einer Art Dogma rüttelt: Seit etwas 30 Jahren kleben die Schaltungsentwickler diese 100nF-Keramikkondensatoren an die Supply-Pins. Im Grunde wird jedes Bauteil auf der Platine dimensioniert und man kann begründen, warum man Bauteil X gewählt hat, aber die 100nF sind in jeder APPNOTE drin. Aber warum gerade 100 nF? Und dann kommen die Leute aus der Schulung und sollen diese alte Gewohnheit auf einmal (Situationsbezogen) ablegen bzw. trauen sich das nicht und das geht beim Menschen nicht so einfach (OT Dirks: Beamtendreisatz). Und da scheint eine "marketingorientierte" Argumentationsweise hilfreich zu sein, denn die Schulungsteilnehmer hängen an den nicht mehr zeitgemäßen Methoden (100nF hat vor 30 Jahren wunderbar funktioniert).
Angstkondensator schrieb: > Lothar Miller schrieb: > Das hat wohl etwas damit zu tun, dass er an einer Art Dogma rüttelt: > > Seit etwas 30 Jahren kleben die Schaltungsentwickler diese > 100nF-Keramikkondensatoren an die Supply-Pins. Im Grunde wird jedes > Bauteil auf der Platine dimensioniert und man kann begründen, warum man > Bauteil X gewählt hat, aber die 100nF sind in jeder APPNOTE drin. Aber > warum gerade 100 nF? Stimmt nicht, lt. Appnote für den Virtex-5 sind 0.22 uF und 33uF und andere auf dem PCB vorzusehen, nicht die Rede von 100 nF. Dogma ist auch was anderes, so könnte man ja auch die Vorherschaft des rechten Winkels im Häuserbau des Dogmatismus bezichtigen. Oder die 2V5 Versorgungsspannung oder die 75 Ohm Terminierung/Kabel oder das 2,54 mm Raster oder die Mindestprofiltiefe von Reifen von 4 mm (reichen bei modernen Randbedingungen wie ABS nicht auch 3,33) ... Und zu "jedes Bauteil dimensioniert" wer hat schon mal seine Pull-Widerstände berechnet?! Vielleicht noch inklusive BE-Toleranzen und derating ....
> aber die 100nF sind in jeder APPNOTE drin. Aber warum gerade 100 nF?
Die 100nF sind schon ewig nicht mehr in relevanten Appnotes zu finden.
Und es ist schon ein wesentlich gewagterer Schritt von "100nF an jedem
IC" bis hin zu "keine Blockkondensatoren mehr am IC".
Denn zumindest alle aktuellen Appnotes sehen (soweit möglich) pro
Versorgungspärchen einen Kondensator (im Bereich um 10..47nF) vor...
Dass man in Einzelfällen (BGA) davon abweichen muss, ändert nichts an
der Ursache. Einfach nur den Entwicklern ihre 100nF Kondensatoren vor
die Nase zu halten und ihnen eine "veraltete" Denkweise vorzuwerfen, ist
aber nur billig...
Lothar Miller schrieb: > Denn zumindest alle aktuellen Appnotes sehen (soweit möglich) pro > Versorgungspärchen einen Kondensator (im Bereich um 10..47nF) vor... Ich frag jetzt mal ganz unbedarft: Kannst du nachvollziehen, warum 10 nF oder 47 nF oder gar 100 nF?
Angstkondensator schrieb: > Lothar Miller schrieb: >> Denn zumindest alle aktuellen Appnotes sehen (soweit möglich) pro >> Versorgungspärchen einen Kondensator (im Bereich um 10..47nF) vor... > > Ich frag jetzt mal ganz unbedarft: Kannst du nachvollziehen, warum 10 nF > oder 47 nF oder gar 100 nF? Ich sag man so: Als Ingenieur hat man zuerst Dinge zu machen die funktionieren. Dazu benutzt man seine eigene und Erfahrung dritter (Empfehlungen,Applications Notes, user Guides): Mit 100 nF läufts und gut ist. Schaltung kreieren die nicht stabil laufen ist nicht Arbeitsszweck eines Ing.. Man muß nicht nachvollziehen warum und wie schnell einem falsch beschalteten Transitor die Kappe hochgeht. Wers nicht glaubt, kanns ausprobieren, aber dafür wird man nicht bezahlt.
Franzi Farad schrieb: > Ich sag man so: Als Ingenieur hat man zuerst Dinge zu machen die > funktionieren. Als Ingenieur sollte man wissen, was man tut. Appnotes nachbauen kann JEDER.
Angstkondensator schrieb: > Lothar Miller schrieb: >> Denn zumindest alle aktuellen Appnotes sehen (soweit möglich) pro >> Versorgungspärchen einen Kondensator (im Bereich um 10..47nF) vor... > Ich frag jetzt mal ganz unbedarft: Kannst du nachvollziehen, warum 10 nF > oder 47 nF oder gar 100 nF? Ich das jetzt einfach mal: Ja. Denn das ist schließlich kein Hexenwerk. Sondern simpelste Physik. Sonst könnte man es weder berechnen noch simulieren. Franzi Farad schrieb: > Ich sag man so: > Als Ingenieur hat man zuerst Dinge zu machen die funktionieren. > Man muß nicht nachvollziehen warum und wie schnell ... Und ich sag man so: wenn ein Ingenieur weiss und verstanden hat, wie und warum etwas funktioniert (und vor allem, wenn er es wissen will und verstehen kann), dann hat er das Zeug zum guten Ingenieur. Einem, der auch mal was Neues entwickelt und nicht nur nachbaut... Wohl dem Ingenieur, dessen Arbeitgeber das zulässt. Und ein Glück für den Arbeitgeber, wenn er so einen Ingenieur hat... Aber: wir schweifen ein wenig ab.
Lothar Miller schrieb: > Angstkondensator schrieb: >> Lothar Miller schrieb: >>> Denn zumindest alle aktuellen Appnotes sehen (soweit möglich) pro >>> Versorgungspärchen einen Kondensator (im Bereich um 10..47nF) vor... >> Ich frag jetzt mal ganz unbedarft: Kannst du nachvollziehen, warum 10 nF >> oder 47 nF oder gar 100 nF? > Ich das jetzt einfach mal: Ja. > Denn das ist schließlich kein Hexenwerk. > Sondern simpelste Physik. Sonst könnte man es weder berechnen noch > simulieren. Dann schreib mal zwei, drei inhaltliche Sätze dazu. Ja, es ist "simpelste Physik", aber dann verstehe ich deine Skepsis nicht.
Angstkondensator schrieb: > Franzi Farad schrieb: >> Ich sag man so: Als Ingenieur hat man zuerst Dinge zu machen die >> funktionieren. > > Als Ingenieur sollte man wissen, was man tut. Weiss ich doch, ich halte mich an Empfehung und an die Erfahrung dritter und bau so mit 99,999% ein Dings das tut. > Appnotes nachbauen kann > JEDER. Nope, es gibt Leute die können nicht mal ein IKEA-Möbel nach Anleitung nachbauen. VG
Franzi Farad schrieb: >> Appnotes nachbauen kann >> JEDER. > > Nope, es gibt Leute die können nicht mal ein IKEA-Möbel nach Anleitung > nachbauen. Und darauf bildest du dir was ein?
Angstkondensator schrieb: > Dann schreib mal zwei, drei inhaltliche Sätze dazu. Was willst du hören? Impedanzverläufe von Kondensatoren und Leitungsinduktivitäten sollten einem ein Begriff sein. Und dass man weiß, wofür die Blockkondensatoren eigentlich da sind. Und das wars im Großen und Ganzen eigentlich schon. Damit bekommt man 99,9% der Schaltungen problemlos ans Laufen. Die 0,1%, die so nicht darstellbar sind, brauchen etwas mehr Aufwand, weil eben nicht an jedes Versorgungspärchen (oder wenigstens in die Nähe davon) ein Kondensator gesetzt werden kann. Trotzdem ist die Physik die selbe... > es ist "simpelste Physik", aber dann verstehe ich deine Skepsis nicht. Welche Skepsis denn? Die gegenüber der von den Herren Dirks gepredigten "Multilayer mit abgestimmten Kondensatorgruppen und sonst nichts"? Ja, da bin ich skeptisch, ob die begeisterten Ingenieure, die da aus dem Seminar herauskommen, das zuhause dann auf ihrer Baugruppe auch angewendet bekommen. Franzi Farad schrieb: > Weiss ich doch, ich halte mich an Empfehung und an die Erfahrung dritter > und bau so mit 99,999% ein Dings das tut. Interessant wirds dann aber, wenn du mal eine Schaltung hast, die nicht tut, was du erwartest, obwohl du eigentlich jede Appnote soweit eingehalten hast... Und zudem gibt es auch fehlerhafte oder ungünstige Appnotes, wie man dort unten auch sieht: http://www.lothar-miller.de/s9y/categories/33-Quarz BTW: ich möchte die von dir aufgeführte Fehlerfreiheit von 99,999% doch tatsächlich anzweifeln. Nur eine von 100000 Schaltungen hat keinen Fehler? Schaffst du das nachweislich? Ich gebs zu: ich schaff das nicht.
Angstkondensator schrieb: > Franzi Farad schrieb: >>> Appnotes nachbauen kann >>> JEDER. >> >> Nope, es gibt Leute die können nicht mal ein IKEA-Möbel nach Anleitung >> nachbauen. > > Und darauf bildest du dir was ein? Bist du eine ELIZA? (http://de.wikipedia.org/wiki/ELIZA)
Können wir beim Thema bleiben? Ich hasse es, wenn ich nichtsnutzige Beiträge löschen muss...
Angstkondensator schrieb: > Lothar Miller schrieb: >> Denn zumindest alle aktuellen Appnotes sehen (soweit möglich) pro >> Versorgungspärchen einen Kondensator (im Bereich um 10..47nF) vor... > > Ich frag jetzt mal ganz unbedarft: Kannst du nachvollziehen, warum 10 nF > oder 47 nF oder gar 100 nF? du kannst auch gerne nachlesen (und versuchen zu verstehen) warum: http://www.intersil.com/data/an/an1325.pdf http://www.ti.com/lit/an/scba007a/scba007a.pdf http://www.n4iqt.com/BillRiley/multi/esr-and-bypass-caps.pdf http://www.ipblox.com/pubs/DesignCon_2006/DC06_PDN-design_panel-slides.pdf
Lothar Miller schrieb: > Angstkondensator schrieb: >> Dann schreib mal zwei, drei inhaltliche Sätze dazu. > Was willst du hören? > Impedanzverläufe von Kondensatoren und Leitungsinduktivitäten sollten > einem ein Begriff sein. Und dass man weiß, wofür die Blockkondensatoren > eigentlich da sind. Und das wars im Großen und Ganzen eigentlich schon. > Damit bekommt man 99,9% der Schaltungen problemlos ans Laufen. Dirks zielt ja nicht auf die Funktion, sondern geht den Schritt weiter zur EMV (und Zuverlässigkeit). Schön, wenn eine Schaltung zwar funktioniert, aber nicht durch die EMV kommt. Lothar Miller schrieb: >> es ist "simpelste Physik", aber dann verstehe ich deine Skepsis nicht. > Welche Skepsis denn? Die gegenüber der von den Herren Dirks gepredigten > "Multilayer mit abgestimmten Kondensatorgruppen und sonst nichts"? > Ja, da bin ich skeptisch, ob die begeisterten Ingenieure, die da aus dem > Seminar herauskommen, das zuhause dann auf ihrer Baugruppe auch > angewendet bekommen. Ich hab ja geschrieben, dass Dirks gegen den Beamtendreisatz anpredigen muss: 1. Das haben wir immer so gemacht! 2. Das haben wir noch nie gemacht! 3. Da könnte ja jeder kommen! Jedenfalls wirken diese 100nF-Blockkondensatoren (Oder welchen Wert man da auch immer nimmt) nicht breitbandig. Meist haben die ihr Impedanzminimum bei ca. 20MHz und je nach Via kann man das noch nach unten verziehen. Heutige Bausteine ziehen aber den Strom hochfrequenter und wenn da die Kondensatoren bereits hochohmig werden geht der Nutzwert stark zurück. Die Lösung mit kleineren Bypasskondensatoren kann nach hinten losgehen, wenn man die ungünstig kombiniert bekommt man eine Resonanzüberhöhung. Dikrs Ansatz ist es die Spannungsversorgung breitbandig niederohmig zu machen und somit das EMV-Verhalten zu optimieren. Eigelsreiter hat das in der Praxis umgesetzt und die Kondensatorgräber unter den FPGAs weggelassen mit dem Ergebnis, dass die EMV gut war und die Stabilität der Spannungsversorgung stabiler war, als die der Evalboards des FPGA-Herstellers. Also warum es nicht gleich richtig machen und bei einer durchdacht ausgelegten Spannungsversorgung die dann vollkommenen überflüssigen Kondensatorgräber weglassen?
Angstkondensator schrieb: > Eigelsreiter hat das in der Praxis umgesetzt und die Kondensatorgräber > unter den FPGAs weggelassen mit dem Ergebnis, dass die EMV gut war und > die Stabilität der Spannungsversorgung stabiler war, als die der > Evalboards des FPGA-Herstellers. Mit welchen Testszenarion (Ecktemperaturtest?, Pseudo random test pattern?, BE-derating, ..) wurde die Stabilität nachgewiesen? Welche Parameter zeichnen die Stromversorgungen der getesten boards (low drop-out/remote sensing/PWM regulator) resp deren Anbindung (Breite PowerPlanes, Layer-Stack)aus ? Welche Margin verblieb bis zum Ausfall? Was für den einen die Praxis, ist für den andern nur ein Antesten unter Laborbedingungen. Oder agr eine Simualtion mit vereinfachten Modellen. Grüße,
Franzi Farad schrieb: > Angstkondensator schrieb: >> Eigelsreiter hat das in der Praxis umgesetzt und die Kondensatorgräber >> unter den FPGAs weggelassen mit dem Ergebnis, dass die EMV gut war und >> die Stabilität der Spannungsversorgung stabiler war, als die der >> Evalboards des FPGA-Herstellers. > > Mit welchen Testszenarion (Ecktemperaturtest?, Pseudo random test > pattern?, BE-derating, ..) wurde die Stabilität nachgewiesen? Welche > Parameter zeichnen die Stromversorgungen der getesten boards (low > drop-out/remote sensing/PWM regulator) resp deren Anbindung (Breite > PowerPlanes, Layer-Stack)aus ? Welche Margin verblieb bis zum Ausfall? Die Aussage bezog sich auf die Bausteinpufferung. Eigelsreiter hat einfach einen "größeres" (frag mich jetzt nicht nach exakten Zahlen) Schieberegister im FPGA generiert und mit einer Eins-Null-Folge gefüttert. Also quasi etwas gebaut, was den Worst-Case-Fall recht nahe kommt und somit recht viele synchrone Schaltvorgänge erzeugt. Eigelsreiters Board hat diesen Fall klaglos mitgemacht, das Hersteller-Eval ist "ausgestiegen". Zu Details musst du ihn schon selbst fragen, der Kunde scheint jedenfalls mit der Stabilität im Praxiseinsatz zufrieden zu sein.
Angstkondensator schrieb: > Die Aussage bezog sich auf die Bausteinpufferung. Eigelsreiter hat > einfach einen "größeres" (frag mich jetzt nicht nach exakten Zahlen) > Schieberegister im FPGA generiert und mit einer Eins-Null-Folge > gefüttert. Also quasi etwas gebaut, was den Worst-Case-Fall recht nahe > kommt und somit recht viele synchrone Schaltvorgänge erzeugt. > Eigelsreiters Board hat diesen Fall klaglos mitgemacht, das > Hersteller-Eval ist "ausgestiegen". Lange Schieberegister mit T-FF am Eingang "produzieren" in erster Linie viel Verlustwärme. Wenn da ein FPGA "aussteigt" sollte man als erstes sicherstellen das es nicht an mangelnder Entwärmung lag. Evalboards werden meines Wissens gern ohne Kühlkörper resp Konvektionsverstärker (Miefquirl) betrieben. Das führt uns zur spannenden Frage wie man ein Versagen der Bufferung in Praxis nachweisen kann? Flankensteilheit an den IO's messen scheint mir da zielführender als auf das "Aussteigen" des FPGA's zu warten. Gruß
Der Ausstieg über Thermische Verluste würde aber erst nach einer gewissen Zeit erfolgen. Ich vermute mal, das wäre aufgefallen. Die Platinen hatten beide afik keinen Kühlkörper. Der Ausstieg war wohl unmittelbar nach dem Booten. Die Taktfrequen der FFs war auch nicht zu hoch, ich meine etwa 60 oder 80 MHz, also nichts was an die Grenzen der Flankensteilheit geht. (Ich kann mir auch gut vorstellen, dass man hier ein paar Frequenzen durchprobiert hat bis man eine Schwachstelle getroffen hat). Intern haben FPGAs auch ein paar Kapazitäten, sonst würden z.B. die SERDES-Gruppen erst recht keine zweistelligen GHz-Taktraten auf den Weg bringen können.
Franzi Farad schrieb: > Ich sag man so: Als Ingenieur hat man zuerst Dinge zu machen die > funktionieren. Dazu benutzt man seine eigene und Erfahrung dritter > (Empfehlungen,Applications Notes, user Guides): Mit 100 nF läufts und > gut ist. Schaltung kreieren die nicht stabil laufen ist nicht > Arbeitsszweck eines Ing.. Ein weiterer Grund: die 100nF hat man meist sowieso irgendwo in der Schaltung. Wenn nun noch (z.B.) drei weitere Bauteilwerte dazukommen, sind das in der Fertigung drei Reels mehr. Damit macht man sich nicht eben beliebt. Max
Max G. schrieb: > Wenn nun noch (z.B.) drei weitere Bauteilwerte dazukommen, > sind das in der Fertigung drei Reels mehr. Das ist mit in erster Ordnung egal, denn es ist ein PAL (Problem anderer Leute). > Damit macht man sich nicht eben beliebt. Keine Sorge, die Mädels und Jungs kommen drüber weg. Und Freunde kannst du auch woanders finden... ;-)
Lothar Miller schrieb: > Max G. schrieb: >> Wenn nun noch (z.B.) drei weitere Bauteilwerte dazukommen, >> sind das in der Fertigung drei Reels mehr. > Das ist mit in erster Ordnung egal, denn es ist ein PAL (Problem anderer > Leute). Oh, da gibt es das probate Mittel "Design for manufactoring" dann is das ganz schnell dein Problem, resp. das des Entwicklers. Wenn sich der Produktionsleiter weigert das Design als produzierbar im gegeben Budget freizugeben und noch vor dem Start mit dem bösen F-wort droht ("Fertigungsstop") dann ist das ganz schnell ein Problem der Entwicklung (wenn auch nur eines von vielen ;-)) Oder der controller rechnet dir die Lagerhaltungskosten vor, der richtige Controller kann auch kleinere Eurobeträge teuflisch groß erscheinen lassen ... http://en.wikipedia.org/wiki/Design_for_manufacturability
@FPGA-Mensch: Wenn man ganz am Anfang der Nahrungskette steht, dann ja. Ansonsten wird man aber auf dich hören und abwägen. Weil ich (und Kai Klaas) es woanders schonmal schrieb: Beitrag "Re: Welcher BF245 ist der richtige ?" Die <zwei> Planes großflächig zur Abblockung benutzen geht so ab ca. 100-300MHz. Müssen dann aber innen liegen wegen kleinerem Lagenabstand.
> Oh, da gibt es das probate Mittel "Design for manufactoring" dann is das > ganz schnell dein Problem, resp. das des Entwicklers. Nur, wenn sich der Ingenieur vom Betriebswirt über den Tisch ziehen lässt... > Oder der controller rechnet dir die Lagerhaltungskosten vor, der richtige > Controller kann auch kleinere Eurobeträge teuflisch groß erscheinen lassen ... Dann frage ich ihn, ob er da auch die Servicekosten wegen nicht zuverlässig funktionierender Geräte auch mit eingerechnet hat. Und ja, ich kenne seine Antwort: das ist ein PAL, denn er muss nur dafür sorgen, dass das Gerät billig ist.
Lothar Miller schrieb: >> Oh, da gibt es das probate Mittel "Design for manufactoring" dann is das >> ganz schnell dein Problem, resp. das des Entwicklers. > Nur, wenn sich der Ingenieur vom Betriebswirt über den Tisch ziehen > lässt... ?? Ne dem Betriebswirt is "Design for manufactoring" ein Buch mit Sieben siegeln. Der Leiter der Produktion insbesonders der Chef von Bestücker (meist selbe Ingenieure) wird die Produktionsfreigabe verweigern, wenn er mehr reel-feeder nebeneinanderstellen soll als er Platz im Keller hat. Oder mehr als der Bestücker in einem Rutsch verarbeiten kann und für 3 Rollen muss alles umgerüstet werden und neu durchlaufen .... Für den interessierten Laien, so schaut ein Bestücker mit feeder aus: http://www.thesmtsource.com/2013/01/manncorp-mc-385v1v-single-head.html MfG
> so schaut ein Bestücker mit feeder aus: Kenne ich. Es gibt grössere Automaten... ;-) Wenn ich meine Schaltung aber nur nur diesen 3 zusätzlichen Bauteilen (es muss gar nicht sein, dass die "zusätzlich" drin sind, die können ja schon verwendet sein wie der legendäre 100nF Kondensator auch) zuverlässig zum Laufen bringen werde, was mache ich dann? Ich beuge mich dem Gejammer des Betriebswirts oder dem Gezeter des Fertigers? Hört sich durchaus nach einem probaten Weg an... :-/ > "Design for manufactoring" Streiche o, setze u
Lothar Miller schrieb: >> so schaut ein Bestücker mit feeder aus: > Kenne ich. Es gibt grössere Automaten... ;-) > > Wenn ich meine Schaltung aber nur nur diesen 3 zusätzlichen Bauteilen > (es muss gar nicht sein, dass die "zusätzlich" drin sind, die können ja > schon verwendet sein wie der legendäre 100nF Kondensator auch) > zuverlässig zum Laufen bringen werde, was mache ich dann? Ich beuge mich > dem Gejammer des Betriebswirts oder dem Gezeter des Fertigers? Hört sich > durchaus nach einem probaten Weg an... :-/ Natürlich nicht, wenn es läuft dann läuft es und der Punkt Feeder Anzahl verkleiner kommt auf die Liste für das nächste Layout, resp. für die kostenoptimierte Variante. Dazu eine grobe aber ehrliche Abschätzung was eine Änderung an Aufwand/Kosten erwarten lässt, und die Fertigung kann mal die Ersparniss berechnen, insbesonders ab wann es sich nicht mehr lohnt zu Optimieren. Bei Stückzahlen von um die hundert für die Gesamtserie lohnt sich die Diskussion eh meist nicht. Persönlich finde ich den Einwand berechtigt, lieber Standard-teile verwenden, Grundregel beherzigen und ordentlich testen statt mit teurerer Spezialsoftware "optimalste" Dimensionierungen ermitteln. Wie sagt der Fahrlehrer "Fahr los bei Grün und wart nicht darauf das es Grüner wird" ;-)
Es läuft doch anders: Es gibt eine Liste der angelegten Bauelemente in der Firma und die nimmt man vorzugsweise. Und sie wird immer dann erweitert, wenn es nötig ist. Das ist der Fall wenn die Nachteile eines Spezialbauelements dessen Vorteile nicht überwiegen. Bei Bestückern ist es genauso. Wäre dann der Fall für kleinere Auftraggeber, denn dann bestimmt typischerweise der Bestücker das Vorzugslager.
Max G. schrieb: > Ein weiterer Grund: die 100nF hat man meist sowieso irgendwo in der > Schaltung. Wenn nun noch (z.B.) drei weitere Bauteilwerte dazukommen, > sind das in der Fertigung drei Reels mehr. Damit macht man sich nicht > eben beliebt. Prinzipiell versucht man eh den Bodycount niedrig zu halten. Wenn ich z.B. für mein aktuelles Design unter dem BGA mal eben 5 dutzend Keramikondensatoren weglassen kann, weil eh überflüssig spart das entsprechend kosten in der Bestückung. (Hinzu kommt, dass nicht vorhandene Keramikondensatoren nicht brechen können und somit keine Kurzschlüsse verursachen).
Ich kann Angstkondensator (Gast) nur zustimmen. Ich habe in meiner letzten Firma über 15 Jahre lang nach Dirks entkoppelt, mit dem Vorteil deutlich seltener nach Inbetriebnahme oder EMV-Test ins Redesign zu müssen als die Kollegen, die das nicht machen wollten. (Irgendwann wurde beschlossen, es müssen alle so machen, weil die Ehrenrunden zu viel Zeit und Geld kosteten.) Drei bis fünf abgestufte X7R-Kondensatoren für eine Fläche von 4 * 4 cm² für alle ICs, die da drauf passen! Die fünf Werte kann man sogar festlegen, wenn der Entwickler die Fläche einigermaßen einhält. Das wird die Anzahl der Gurte in der Fertigung nicht so dramatisch erhöhten. Und, die Kosten für Dutzende 100nF Kerkos sind auch nicht Null. Außerdem kann mir keiner erzählen, dass es außer 100nF-Kondensatoren keine weiteren Werte mehr in der Firma gibt! Und, weiter oben wurde schon gesagt: Der Flächenkondensator wirkt oberhalb einiger 100 MHz und ist nicht durch einen diskreten Kondensator zu ersetzen. Bei der angegebenen Fläche geht die Wirkung über 1GHz hinaus. Es gibt auch Nachteile dieses Verfahrens: - Moderne BGA-Bausteine sind vollflächig mit Balls ausgestattet. Je nach Layoutmöglichkeiten gibt das möglicherweise einen Schweizer Käse durch die GND- und Powerplanes. Dann funktionieren die nicht mehr besonders toll und man ist wirklich im Nachteil. - Auch die kleinen Kondensatoren müssen X7R sein, keinesfalls gehen solche mit hoher Güte. - u.U. benötigt man für die Flächenkondensatoren mehr Lagen als beim konventionellen Entkoppeln - die bekommt man nicht immer. - man ist immer im Zwiespalt mit den Applikationsschriften der Hersteller. Eine Diskussion darüber erübrigt sich auch, denn die haben keine Erfahrung mit der Methode. Wenn was nicht geht, dann ist's erst mal die anders gewählte Entkopplungsmethode! - dasselbe gilt, wenn man die Auslegung mit den Kunden diskutieren muss. Die drei letzten Punkte halten mich leider heute davon ab, es weiter so zu machen. Dass zur Entkopplung immer noch nur die 100nF-Kondensatoren auftauchen, wundert mich auch. Ich führe das auf die Technik vor 40Jahren zurück - da war der Wert noch angebracht und seither hat keiner mehr darüber nachgedacht.
> Auch die kleinen Kondensatoren müssen X7R sein, keinesfalls gehen solche > mit hoher Güte. Weil sich sonst wegen Resonanzerscheinungen unschöne Spitzen im Impedanzverlauf der "Powerplane" ergeben... Und die eine Kondensatorgruppe pro 16cm2 macht mehr Sinn, als das, was hier ab&an aufschlägt: ein einziges Kondensatorarray für die ganze Platine...
Lothar Miller schrieb: > Und die eine Kondensatorgruppe pro 16cm2 macht mehr Sinn Die Größe ist ein Kompromiss zwischen der erreichbaren höchsten Frequenz, bei der die Entkopplung (und damit die Unterdrückung der Abstrahlung) noch wirkt (Fläche möglichst klein) und der erreichbaren Kapazität des Plattenkondensators (Fläche möglichst groß). Bei kleinen Flächen jedoch muss in der Kondensatorgruppe auch ein noch relativ kleiner C dabei sein - und den gibt es nicht in X7R. In dem Zusammenhang habe ich bei meiner Aufzählung der Nachteile noch vergessen: - man muss auch Isolationsdicken zwischen den Planes von 50µ oder max. 70µ zur Verfügung haben. Ja, die gib es, je dünner desto besser, aber eben auch entsprechend teurer ... - manche ASCIs und die meisten FPGAs benötigen zwei, drei oder mehr Versorgungsspannungen und im Worst Case benötigt man für jede Spannung ein eigenes Planepaar. Daher kommt natürlich auch die Aussage, dass unter 10 Layer meist nichts geht.
> Dass zur Entkopplung immer noch nur die 100nF-Kondensatoren auftauchen, > wundert mich auch. Ich führe das auf die Technik vor 40Jahren zurück - > da war der Wert noch angebracht und seither hat keiner mehr darüber > nachgedacht. Durch Wiederholungen wird eine Falschausage auch nicht besser. In aktuellen Datenblättern tauchen die 100 nf keinesfalls als (einzige) Lösung auf. In den letzten Jahren wurde viel von vielen über die C's nachgedacht und nachgemessen, der hier öfters zitierte Herr ist weder Pionier noch Messias. Eine solche missionarische Überhöhung schadet der Glaubwürdigkeit mehr als sie nützt. MfG
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.