differentielle Impedanz

[Tom (Gast)]

Hallo Leute,

ich versuche mich grad an der Berechnung einer differentiellen Impedanz. 
Sowohl zDiff als auch z0 sind von interesse.

Leider kann ich nicht nachvollziehen, wie Intel auf 90Ohm differentielle 
Impedanz kommt. Meine Einstellungen in ein Berechnungsprogramm sind im 
Screenshot.


Wo genau kommt bei mir der Unterschied her, der nur die halbe der 
benötigten differentielle Impedanz bringt?


Vielen Dank!


Ich zitiere aus   http://www.usb.org/developers/docs/hs_usb_pdg_r1_0.pdf

3.7 Layer Stacking

The following guidelines apply to PCB stack-up.

Four-layer Stack-Up
1. Signal 1 (top)
2. VCC
3. GND
4. Signal 2 (bottom, best layer for USB2)

The high speed USB validation motherboard used 7.5-mil traces with 
7.5-mil spacing between differential
pairs to obtain 90W differential impedance. The specific board stackup 
used is as follows:

· 1 ounce copper
· prepreg @ 4.5 mils
· core @ 53 mils
· board thickness @ 63 mils
· _r @ 4.5

[Peter B. (pbuenger)]

Du benutzt Dein Programm falsch. Du hast einen vierlagigen Stack mit 
einem VCC/GND-Kern, dann ein Prepreg von 4,5mil und eine 38ym Folie. Du 
mußt also eine außenliegende Stripline berechnen. Die 63mil gehen 
übrigens überhaupt nicht in die Rechnung ein, weil das die Dicke des 
Kerns ist.

Peter

[Reinhard Kern (Gast)]

Peter Bünger schrieb:
> Die 63mil gehen
> übrigens überhaupt nicht in die Rechnung ein, weil das die Dicke des
> Kerns ist.

Da hast du vielleicht recht, zumindest annähernd, aber Saturn weiss das 
nicht - siehe Werte von W/H und S/H.

Bei solchen Anordnungen (S > H1) müsste Zdiff etwas weniger als 2 x Z0 
sein. Ich vermute, die Software rechnet schlicht falsch oder ausserhalb 
der Spezifikation. Der Layer Stack ist auch hochgradig seltsam. Und da 
oben kein GND ist handelt es sich auch nicht um eine Strip Line. Und 
nach den Guidelines sollte es Microstrip sein! So würde ich jedenfalls 
nichts fertigen lassen.

Gruss Reinhard

[Reinhard Kern (Gast)]

Hallo,

anbei richtig gestackt und gerechnet (Microstrip). Das kommt der Sache 
schon näher.

Gruss Reinhard

[Reinhard Kern (Gast)]

Nachtrag:

Das ist wohl eher eine akademische Lösung. Ein erfahrener Fertiger lehnt 
wahrscheinlich den Aufbau mit 4,5 mil Prepreg rundweg ab, das ergibt 
eine Gefahr von Kurzschlüssen an Stellen, wo die GND-Fläche unterbrochen 
ist, wie um Pads herum, und mit MIL lässt es sich wahrscheinlich auch 
nicht vereinbaren, da 2 Prepregs verwendet werden müssen.

Bei grösserem Abstand ergeben sich breitere Leiterbahnen, aber das muss 
ja auch kein Schaden sein.

Gruss Reinhard

[Onkel K. (Gast)]

Wo könnte man sich denn mal in dieses Thema etwas Einlesen? Buchtipp?

[Reinhard Kern (Gast)]

Hallo,

es gibt als Standardwerk "Transmission Line Design Handbook" von Wadell, 
meine Ausgabe hat ISBN 0-89006-436-9.

Aber zum "Einlesen" ist es nicht wirklich - das Gleichungssystem für den 
obigen Fall (differential Microstrip) belegt im Buch 10 Druckseiten und 
besteht aus 80 einzelnen Gleichungen, die ich hier lieber weglasse. 
Falls jemand nachrechnen will, bitte melden.

Gruss Reinhard

[Helmut S. (helmuts)]

Hallo Reinhard,
das Buch hat Druckfehler in den Formeln. Deshalb kann man die zehn 
Seiten Formeln knicken.

Hier mal ein gutes Programm, TNT.

http://sourceforge.net/projects/mmtl/?source=dlp

Zdiff = 2*Zodd

Rechteck
Characteristic Impedance Odd/Even (Ohms):
  odd= 42.7215
 even= 52.7374

Trapez
Characteristic Impedance Odd/Even (Ohms):
  odd= 48.0473
 even= 58.2164



Wer etwas einfaches sucht: Qucs->Tools->Line Calculations


Gruß
Helmut

[herrkami (Gast)]

Hi,
schon ein bisschen her, aber ich stoße nun schon zum dritten mal auf 
diesen Thread und er erscheint mir tatsächlich sehr wichtig zu sein. 
Warum? Es gibt sehr viele Impedanz-Rechner im Netz, die sich 
widersprechen. Deswegen hier eine Zusammenfassung/Rückversicherung:

Eine Seite, die die gleichen Ergebnisse wie Qucs liefert, ist

http://www.mantaro.com/resources/impedance_calculator.htm

Seiten, die davon abweichen:

http://www.hughescircuits.com/index.php/en/support/impedance-calculator
http://www.eeweb.com/toolbox/edge-coupled-microstrip-impedance/

und viele mehr, fast alle.

Mir sind bisher zwei Klassen aufgefallen, eben jene, die ich gerade 
unterschieden habe. Falls Du das liest, Helmut, wäre ich Dir sehr 
verbunden, wenn Du den Druckfehler referenzieren könntest, bzw. 
klarstellen. Ich konnte TNT leider nicht kompilieren, weil dort eine 
veraltete iostream.h verwendet wird und ich keine Lust hab, deswegen 
anzufangen, groß rumzuverlinken (hatte ich schon mal und führte zu 
nichts). Da Du aber Qucs empfohlen hast, gehe ich davon aus, dass die 
TNT-Ergebnisse damit übereinstimmen und Du sie für richtig hältst. 
Kannst Du das bestätigen oder - noch besser - belegen?

Danke und VG,
Kami

[Abdul K. (ehydra)]

Wie weit weichen sie denn ab? Leiterplatten haben eh große Toleranzen.

[herrkami (Gast)]

Sagen wir mal um so 10%. Ich möchte aber wissen, ob ich systematisch 
nach unten/oben abweiche und zusätzlich noch einen Fehler draufkriege, 
oder ob ich von vornherein so im Mittel liege.

[Helmut S. (helmuts)]

Am meisten trauen würde ich dem Programm von Polarinstrument. Das 
verwenden auch viele Boardhersteller.

http://www.polarinstruments.com/products/cits/Si8000.html

Natürlich brauchst du auch das Datenblatt vom Boardmaterial. Die 
End-Kupferdicke speziell bei Außenlagen musst du beim Boardhersteller 
erfragen.

Also wir lassen uns das immer vom Boardhersteller berechnen. Wir routen 
dann exakt mit dessen Werten. Bei der Bestellung geben wir dann eine 
Toleranz an. Damit hat der Boardhersteller das Risiko.

[herrkami (Gast)]

Danke Helmut!
Hm, ich bin aber leider (oder eher zum Glück ;)) Linux-User und 
obendrein Freund von Open-Source. Dieses Tool scheint ja aber echt 
mächtig zu sein. Ich habe einfach mal die Werte aus dem ersten Bild, was 
man auf der Seite sieht in verschiedene Rechner eingegeben (unter der 
Annahme, dass die Berechnung im Bild aktualisiert ist) und die Werte 
vergleichen:

W = 11.5/10.5 (Untere/obere Leiterbahnbreite)
S = 8.21/9.21 (entsprechende Abstände)
H = 8.5       (Substrathöhe)
T = 1.2       (Leiterbahndicke)
E = 4.2       (Permitivität)

Si8000:         Zd = 100.01 (Verjüngung der Leiterbahnen berücksichtigt)
Qucs:           Zd = 104.10/110.74
EEweb/Hughes:   Zd = 114/121
Mantaro:        Zd = 94.43/101.67

Wenn man den Mittelwert für W und S bildet und einsetzt, kommt man 
ungefähr auf den Mittelwert zwischen den errechneten Impedanzen, keine 
Überraschungen also. Vielleicht kann man vorsichtig daraus schließen, 
dass man am besten den Mittelwert aus Qucs und Mantaro bilden sollte 
(haha). Jedenfalls weichen EEweb und Hughes am weitesten ab und Mantaro 
ist am nächsten dran.

Ich für meinen Teil werde ab jetzt einfach Mantaro verwenden und für 
größere Projekte die Impedanzüberprüfung durch den Boardhresteller 
wählen. Danke jedenfalls! Und falls noch jemandem was einfällt, bitte 
raus damit!