Forum: FPGA, VHDL & Co. Megawirzard IP Core - Änderungen per generic okay?


von dito (Gast)


Lesenswert?

Hallo,

wenn ich mir eine Komponente in Quartus mit dem Megawizard generiere, 
kann ich dann nachträglich die Konfiguration ändern, indem ich einfach 
die generics ändere (also ohne den Umweg über den Megawozard)?

Zum Beispiel, sehen so die generic maps eines mit dem Megawizard 
erstellten Dual-Clock-FIFO's aus:
1
i_dcfifo : dcfifo
2
GENERIC MAP (
3
  intended_device_family => "Stratix V",
4
  lpm_numwords => 64,
5
  lpm_showahead => "OFF",
6
  lpm_type => "dcfifo",
7
  lpm_width => 27,
8
  lpm_widthu => 6,
9
  overflow_checking => "ON",
10
  rdsync_delaypipe => 4,
11
  read_aclr_synch => "OFF",
12
  underflow_checking => "ON",
13
  use_eab => "ON",
14
  write_aclr_synch => "OFF",
15
  wrsync_delaypipe => 4
16
)
17
PORT MAP (
18
-- ...

Kann ich hier einfach die Bitbreite lpm_width ändern oder muss man das 
im Megawizard machen, weil in den Untermodulen auch noch Änderungen 
gemacht werden müssen?

von Karl (Gast)


Lesenswert?

Bei mir funktionierts mit nem Generic problemlos.

von Da D. (dieter)


Lesenswert?

Jap, das geht. Das einzige was der Core Generator macht, ist diesen 
Wrapper mit den Generics drin zu erzeugen.

von dito (Gast)


Lesenswert?

Da Dieter schrieb:
> Das einzige was der Core Generator macht, ist diesen
> Wrapper mit den Generics drin zu erzeugen.

Das habe ich mir schon gedacht. Wollte dafür nur nochmal die Bestätigung 
haben.

Danke euch beiden! :-)

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.