Hallo an alle Wissenden, ich bin Student der Elektrotechnik im vierten Semester und plane momentan meine erste Platine mit Eagle. - 8-Bit uC - RS-485 für Kommunikation mit PC - 30MHz Takt - Eingangsspannung > uC Spannung - A/D-Wandler Ergänzend zu einer Vorlesung habe ich mir das Buch "Electromagnetic Compatibility Engineering" von Henry W. Ott. geholt. Ein sehr gutes Buch! Kann ich nur empfehlen. Ich habe das Buch mittlerweile durchgearbeitet und vieles zur komplexen EMV-Thematik gelernt. Ein Zitat aus dem Buch lautet: "Althoug two-layer boards habe been used successfully in unshielded enclosures at frequencies of 20-to-25 MHz, these cases are the exception rather than the rule, and it requires that the design team has a lot of EMC expertise. Above about 20 MHz, multilayer boards should normally be seriously considered" So, da ich das Board ordentlich machen möchte und später irgendwann auch mal selber FPGAs und Co mit deutliche höheren Frequenzen routen möchte, bin ich von meiner anfänglichen Idee mit zwei Lagen auszukommen und Versorgungsspannung und Ground als Gitter zu zeichnen abgewichen. Es soll nun ein Multilayer Board werden. Da tauchen aber nun die Probleme auf, besonders was die Versorgungsspannungen und unterschiedlichen Grounds angehen. Die Versorgungsspannungen: - Eingangsspannung > uC-Spannung, das sind schoneinmal zwei - wenn ich RS-485 ordentlich mache und auch galvanisch trenne, dann ergibt sich eine weitere dritte Spannung und ein weiterer Ground. - digital / analog will ich räumlich voneinander trennen, werde also hierfür keine seperaten Grounds anlegen - eine vierte Spannung könnte notwendig werden, falls z.B. weitere Signale von/nach außen galvanisch per Optokoppler getrennt werden Die Fragen: 1.) Was erachtet ihr für sinnvoll: a) Für jede Spannung und jeden Ground einen eigenen Layer? (teuer,...overkill?) b) Splitten der Versorgungs- und GND Layer und mit den Routing-einschränkungen leben? Wenn splitten. Was sollte beachtet werden, z.B. wie groß sollte der Abstand sein? Ich meine etwas von 3mm gelesen zu haben um auf der sicheren Seite zu sein. Wie geht man denn damit um, wenn ich per Jumper zwischen zwei Spannungen selektieren will? c) Doch nur zwei Layer und somit die drei (vier) Spannungen und GND routen? d) Sonstige Ideen? z.B. ein Mix aus vorherigen Vorschlägen.. 2.) Thematik Optokoppler: Für galvanische Trennung der RS-485 Kommunikation würde ich solche zusammen mit einem 5V-5V DC-DC Wandler (isoliert) verwenden. Wann würde es Sinn ergeben, auch den Microcontroller komplett per Optokoppler von der Außenwelt zu trennen und was müsste man hierbei beachten? Ich bin mal auf Antworten gespannt und erhoffe mir eine konstruktive Diskussion :) Viele Grüße
:
Verschoben durch Moderator
eventuell diesen Thread bitte nach uC & Elektronik verschieben, so richtig passt er hier nicht rein - sehe ich gerade :(
Weshalb soll die Versorgungsspannung auf einen Layer wenn sie einem Ort gewandelt werden soll, und des weiteren nur Vcc benoetigt wird? Mein ansatz : -Signal -GND -Vcc -Signal
1.) Ob du mit 2 Lagen auskommst - oder ob du 4 Lagen brauchst, hängt von deiner Schaltung ab. D.h. wahrscheinlich sind 4 Lagen übertrieben. Eine Masselage macht aber das routen einfacher und liefert auch bei ansonsten schlechtem Layout bessere Ergebnisse. 2.) Noch so viele Lagen ersetzen keine Abblockkondensatoren an den richtigen Stellen. 3.) wie sehr du auf EMV & Co achten musst, hängt von der Bitanzahl (und davon wie hoch Uref ist) deines Wandlers ab. 4.) Bei EMV-gerechten Layout gibt es keine Patentrezepte, die immer und überall gelten. 5.) FPGA-Layouts sind eine ganz eigene Klasse für sich. Da brauchst du etliche Lagen um überhaupt die Pins nach außen führen zu können.
Siebzehn Zu Fuenfzehn schrieb: > Mein ansatz : > > -Signal > -GND > -Vcc > -Signal Ja, ich weiß so sieht ein vernünftiges Stackup für vier Layer aus, aber wo und wie dann die beiden anderen - Eingangsspannung und RS485 Spannung , sowie die weiteren GNDs - geroutet werden, das wird aus deinem Beitrag nicht deutlich. Splitten der GND / Vdd Ebenen? Auf Signal-Layer routen und trotzdem ganze Vcc Ebene mit einem Polygon bedecken?
Alex schrieb: > 2.) Noch so viele Lagen ersetzen keine Abblockkondensatoren an den > richtigen Stellen. Das ist natürlich eine Thematik für sich selbst, die ich hier bewusst ausgelassen habe weil ich hierzu bereits viele gute Infos und Quellen gefunden habe. Deshalb würde ich gerne beim Thema "Versorgungsspannungen/GND Management beim Layout" bleiben, denn dort bin ich mir einfach unsicher > 3.) wie sehr du auf EMV & Co achten musst, hängt von der Bitanzahl (und > davon wie hoch Uref ist) deines Wandlers ab. Mehr als n 12Bit-Wandler solls nicht werden. Ich denke mal die Bitanzahl dürfte bzgl. EMV bei 30MHz kein großes Problem darstellen, wenn ich den analogen Part ausreichend weit vom schnellen Schaltungsteil platziere? > 4.) Bei EMV-gerechten Layout gibt es keine Patentrezepte, die immer und > überall gelten. Das lese ich immer wieder, aber "Zauberei" kann es ja auch nicht sein... und die Design Rules von großen Firmen sind sicherlich auch nicht aus dem Nichts herbei geholt. > 5.) FPGA-Layouts sind eine ganz eigene Klasse für sich. Da brauchst du > etliche Lagen um überhaupt die Pins nach außen führen zu können. Das ist mir schon klar, aber jeder fängt mal klein an ... ;)
resurrection schrieb: > Die Fragen: > 1.) Was erachtet ihr für sinnvoll: > a) Für jede Spannung und jeden Ground einen eigenen Layer? > (teuer,...overkill?) Wenn du das Geld hast ja - sonst mach verschiedene (möglichst große) Vcc Inseln. AGND und DGND trennt man und führt sie an einem Punkt zusammen (mit einer ausreichend Dimensionierten GND Bahn). > b) Splitten der Versorgungs- und GND Layer und mit den > Routing-einschränkungen leben? Wenn splitten. Was sollte beachtet > werden, z.B. wie groß sollte der Abstand sein? Ich meine etwas von 3mm > gelesen zu haben um auf der sicheren Seite zu sein. Wie geht man denn > damit um, wenn ich per Jumper zwischen zwei Spannungen selektieren will? Splitten ja - Abstand ist eine philosophiefrage. Ich hatte damit noch nie Probleme. Ich nehme meist 1mm. Hätte noch nie erlebt, dass da was schief gelaufen wäre. (Bei HV natürlich Sicherheitsabstände bedenken). > c) Doch nur zwei Layer und somit die drei (vier) Spannungen und GND > routen? Würde ich nie machen. Unter Hobbyisten aber 100% üblich. Bei größeren Projekten wird die GND-Lage (Bottom) meist ein unbrauchbarer Flickenteppich. Dann sollte man auf 4 Lagen + Split Vcc Planes wechseln. Das würde ich generell (ist eine Geldfrage) bevorzugen. Professionell würdest du dir für jede Spannung eine Vxx + GND Plane holen > d) Sonstige Ideen? z.B. ein Mix aus vorherigen Vorschlägen.. Ich würde Splitplane machen. AGND und DGND trennen und an einem Punkt sternförmig zusammenführen. Ansonsten die Vcc Planes als Inseln führen.
EMV ... man muss im Wesentlich ueberlegen wo der Strom in welcher Richtung und Frequenz durchfliesst und was er bewirkt. So sollte man keinen dicken gepulsten Strom durch einen empfindlichen Analogteil jagen. Nicht vergessen : ein Strom, der hinfliesst, fliesst auch zurueck.
Angehängte Dateien:
-
umb_4oder6_layer_stackup.png
170 KB
Ich habe mir nun mal zwei Stackup-Konfigurationen - zu denen ich tendiere - aufgemalt. Vier Spannungen und drei unterschiedliche Grounds wollte ich möglichst sinnvoll auf 4- oder 6 Layern unterbringen. Nochmal zusammenfassend: - RS-485 galvanisch getrennt - uC von Außenwelt galvanisch getrennt - insgesamt vier Spannungen und drei Grounds Gerne konstruktive Kritik zum allgemeinen Lagenaufbau, sind die Lagenaufbauten so sinnvoll oder habe ich etwas nicht beachtet? Bei einem Takt von 30MHz dürfte doch auch die vier-Lagen-Variante ausreichen? Hat jemand Anmerkungen? Wodrauf sollte ich beim routen achten? Alle Bauteile möchte ich ausschließlich auf dem Top-Layer platzieren.
Ich habe das Gefühl, das Wort Overkill trifft es. Klar, EMV ist ein präsentes Problem, aber für dein Vorhaben musst du dir da kaum Gedanken drum machen. Gerade bei solchen Arbeiten wie deiner, bei denen lediglich ein uC, eine Serielle Schnittstelle usw vorhanden sein soll wird EMV das kleinste alles Probleme sein. Sauber Layouten dürfte da schon reichen um ein sehr gut funktionierendes Board zu erhalten. resurrection schrieb: > Wodrauf sollte ich beim routen > achten? - Keine rechten Winkel in den Leiterbahnen - Leiterbahnen so dick wählen, dass sie den Strom vertragen (Dürfte bei deiner Anwendung wohl nicht so eine Rolle spielen) - Abblockkondensatoren nahe an den IC's - Keine zu Langen Leiterbahnen, vor allem nicht Datenleitungen (UART usw).
San Lue schrieb: > - Keine rechten Winkel in den Leiterbahnen Mythos. Allerdings geht mit 45°-Führung mehr drauf, also sind 45° Winkel schon sinnvoll...
Marian B. schrieb: > Mythos. Allerdings geht mit 45°-Führung mehr drauf, also sind 45° Winkel > schon sinnvoll... Störungen bringt es selten hervor, trotzdem sind sie zu vermeiden. Vorallem hat sich das mehr oder weniger Weltweit durchgesezt, wieso also gegen ein Funktionierendes System antreten?
Sag ich ja gar nicht, aber die Begründung mittels EMV ist faktisch falsch. Der Punkt der Routingdichte ist viel wesentlicher und einsichtiger... und stimmt vor allem :)
Marian B. schrieb: > Sag ich ja gar nicht, aber die Begründung mittels EMV ist faktisch > falsch. Das auf jeden fall. Das wollte ich damit auch nicht behaupten, mein "Keine Rechte Winkel" bezog sich auf seine Frage, worauf er denn beim routen so achten sollte. Habe das als eine Unabhängige Frage angesehen, also generell Routing "Regeln", nicht auf EMV bezogen.
"wie routen?" bezog sich auf die beiden vorgeschlagenen Layer-Stackups. Gibt es etwas zu beachten? Ich würde es bevorzugen, wenn noch jemand auf mein Bild zu sprechen kommt ;)
resurrection schrieb: > eventuell diesen Thread bitte nach uC & Elektronik verschieben, so > richtig passt er hier nicht rein - sehe ich gerade :( Noch besser passt er bei „Platinen“ rein.
resurrection schrieb: > "wie routen?" bezog sich auf die beiden vorgeschlagenen Layer-Stackups. > Gibt es etwas zu beachten? Ich würde es bevorzugen, wenn noch jemand auf > mein Bild zu sprechen kommt ;) Hallo, bzgl. vergleichendes Bild 4 & 6 Layer Aufbau: 1. Das sind beides die Standardaufbauten für 4 & 6 Layer 2. Bei den 6 Lagen vermisse ich die Trennlinie bei GND2, hier geht zum Teil die galv. Trennung verloren. 3. Vorteil bei 6 Lagen ist u.a. die durchgehende Masselage bzgl. der Signale auf Bottom. 4. Technisch gesehen ist der 6 Lagenaufbau den 4 Lagen zu bevorzugen. Nachteil ist natürlich der höhere Preis. Allerdings ist der Preissprung nicht so gravierend. Da muss man schauen wer es bezahlen darf :) 5. Generell stellt sich Frage nach den Ansprüchen die hier gestellt werden. In der Beschreibung ist lediglich von 30MHz Mcu Takt die Rede. Was ist denn das Maximum was ausserhalb der Mcu anliegt? Gruß
@ resurrection (Gast) >Ich habe mir nun mal zwei Stackup-Konfigurationen - zu denen ich >tendiere - aufgemalt. Vier Spannungen und drei unterschiedliche Grounds >wollte ich möglichst sinnvoll auf 4- oder 6 Layern unterbringen. Herzlichen Glückwunsch! Du bist auf dem besten Weg, ein Akademiker vor dem Herrn zu wwerden, der seine Schuhe mit nem CAD-System zubinden muss! >Bei einem Takt von 30MHz dürfte doch auch die vier-Lagen-Variante >ausreichen? Es reicht eine popelige 2-Lagen Platine! Solche allgemeinen Sätze wie "Althoug two-layer boards habe been used successfully in unshielded enclosures at frequencies of 20-to-25 MHz, these cases are the exception rather than the rule, and it requires that the design team has a lot of EMC expertise. Above about 20 MHz, multilayer boards should normally be seriously considered" sind so allgemen schlicht falsch! Klar, der gute Mann MUSS ja ein bisschen Angst vor EMV machen, ist schließlich sein Geschäft. >So, da ich das Board ordentlich machen möchte und später irgendwann auch >mal selber FPGAs und Co mit deutliche höheren Frequenzen routen möchte, Ja, SPÄTER! >bin ich von meiner anfänglichen Idee mit zwei Lagen auszukommen und >Versorgungsspannung und Ground als Gitter zu zeichnen abgewichen. Es >soll nun ein Multilayer Board werden. Es lebe das Overengineering! http://de.wikipedia.org/wiki/Overengineering >a) Für jede Spannung und jeden Ground einen eigenen Layer? >(teuer,...overkill?) Letzteres! >c) Doch nur zwei Layer und somit die drei (vier) Spannungen und GND >routen? Ja. Versuch nicht, als Anfänger ein Creme de la creme Design machen zu wollen. Das wird nur Unsinn. Fang einfach an und steigere dich von Projekt zu Projekt. >2.) Thematik Optokoppler: Für galvanische Trennung der RS-485 >Kommunikation würde ich solche zusammen mit einem 5V-5V DC-DC Wandler >(isoliert) verwenden. Wann würde es Sinn ergeben, auch den >Microcontroller komplett per Optokoppler von der Außenwelt zu trennen >und was müsste man hierbei beachten? Man KANN RS485 galvanisch trennen, muss das aber NICHT zwingend. Siehe [[Galvanische Trennung}}. > Hat jemand Anmerkungen? Wodrauf sollte ich beim routen >achten? Alle Bauteile möchte ich ausschließlich auf dem Top-Layer >platzieren. Bei so einem einfachen Board sowieso. Siehe Richtiges Designen von Platinenlayouts
Michael K. schrieb: > 2. Bei den 6 Lagen vermisse ich die Trennlinie bei GND2, hier geht zum > Teil die galv. Trennung verloren. Hmm wenn es danach geht, dann müsste ich ja auch wirklich jeden Stecker von/zur Außenwelt - zu einem anderen Teilnehmer - mit einem anderen GND und Spannung versehen. Ich dachte mir, dass ich Board-extern nur einen GND nehme (ich benötige jedoch zwei unterschiedliche Spannungen). Der Microcontroller für sich ist dann geschützt. Und dann könnte ich neben zwei isolierten Wandlern auch einen DC-DC Wandler nehmen, der nicht isoliert ist. Korrekt? > 3. Vorteil bei 6 Lagen ist u.a. die durchgehende Masselage bzgl. der > Signale auf Bottom. Kann es sich denn negativ auswirken, wenn ich eine Spannung (bspw. VCC1) auf einer Nicht-Plane verlege und diese über einen Bereich einer VCC-Plane (bspw. VCC2) erstreckt? Ich möchte nämlich mittels Jumper verschiedene Spannungen für Wannenstecker ermöglichen. > 4. Technisch gesehen ist der 6 Lagenaufbau den 4 Lagen zu bevorzugen. > Nachteil ist natürlich der höhere Preis. Allerdings ist der Preissprung > nicht so gravierend. Da muss man schauen wer es bezahlen darf :) "nicht so gravierend" ist natürlich relativ. Ich finde die 20-25% mehr an Kosten schon "viel" ;) > 5. Generell stellt sich Frage nach den Ansprüchen die hier gestellt > werden. In der Beschreibung ist lediglich von 30MHz Mcu Takt die Rede. > Was ist denn das Maximum was ausserhalb der Mcu anliegt? Hmm das ist noch nicht fest und soll möglichst flexibel gehalten werden. Das kann später auch mal 100MHz werden, falls mir was tolles einfällt (habe hier auch noch das Atlys Board mit Spartan 6 rumliegen..). Und ich kann nur wieder betonen, dass ich mich danach dann auch an schnellere uC wagen werde. Deswegen hacke ich auch so auf dem Multilayer herum. Grüße
Ich kann Falk nur zustimmen, die meisten Sachen gehen problemlos auf zwei Lagen. Selbst hochempfindliche Analogschaltungen kann man damit problemlos machen, siehe z.B. die Aufbauweise von Jim Williams (Lagenkonfiguration: GND). Fröher(TM) waren's idR auch nur zwei Lagen und deutlich mehr als 20 MHz... aber eben ein gutes Layout! Das ist der Knackpunkt.
@ resurrection (Gast) >Und ich kann nur wieder betonen, dass ich mich danach dann auch an >schnellere uC wagen werde. Deswegen hacke ich auch so auf dem Multilayer >herum. "Wer fliegen will, muss erst einmal laufen lernen. Man kann nicht mit dem Fliegen anfangen."
Und mit einem metallischen Gehäuse kann man sich in der Tat viel Ärger ersparen, gerade bei empfindlichen Analogschaltungen mit z.B. hochohmigen Pfaden oder Eingängen. Da wird man teilweise einfach große Mühe haben das ohne metallisches Umhüllung in den Griff zu bekommen, auch mit 16 Lagen.
:
Bearbeitet durch User
Falk Brunner schrieb: > "Wer fliegen will, muss erst einmal laufen lernen. Man kann nicht mit > dem Fliegen anfangen." Natürlich wahr! >Es reicht eine popelige 2-Lagen Platine! Solche allgemeinen Sätze wie "Althoug two-layer boards habe been used successfully in unshielded enclosures at frequencies of 20-to-25 MHz, these cases are the exception rather than the rule, and it requires that the design team has a lot of EMC expertise. Above about 20 MHz, multilayer boards should normally be seriously considered" >sind so allgemen schlicht falsch! Klar, der gute Mann MUSS ja ein >bisschen Angst vor EMV machen, ist schließlich sein Geschäft. Woran soll sich denn sonst ein Student halten, wenn nicht an die Bücher und Vorlesungen? Kontakte in die Industrie ergeben sich erst später durch Praktika... Ich bin doch auch aus gutem Grund hier im Forum unterwegs. Dann werde ich nun zuerst einmal alles auf nur zwei Lagen routen. Dann habe ich das wenigstens auch mal gemacht, ist sicherlich der richtige Weg. Ich melde mich wieder, falls hierbei noch Fragen auftauchen. Interessant wäre vielleicht auch ein direkter Vergleich 2 / 4-Lagen bzgl. EMV. Vielleicht mache ich einfach beide Varianten und messe dann mal in der UNI die Abstrahlung ;) Danke für die Beiträge bis hierher!
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.