www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Frage an VHDL'er (UART - SPI)


Autor: chriss chd (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen!

also vorweg ich kenn mich mit vhdl null aus (nur einmal einen kleinen
einstieg gewagt und eine ampel simuliert, aber das ist jetzt auch schon
wieder 3 jahre her)

ich brauch für ein hardware extrem viele uarts. mein controller hat
zwar schon ein paar, die reichen leider nicht. jetzt hab ich zwar schon
ic's gefunden, die mir 4 UARTS an einem 8bit Datenbus zur verfügung
stellen (4 UARTS werden benötigt) aber den UART im Datenbus zu
integrieren ist Architekturbezogen nicht ganz einfach und extrem
aufwändig.
Daher kamm mir die Idee man könnte ja mit VHDL einen SPI to 4xUART
Wandler machen.
Wahrscheinlich stell ich mir das wieder einmal zu einfach vor?
Gehen müsste es aber oder?
Jetzt die Frage in welcher Größenordnung müsste da das CPLD/FPGA sein?
(also wieviele Macrozellen, oder welchen Baustein von Xilinx, Altera,
Lattice) würde ich da brauchen?
Im Prinzip wäre ein baustein der wenig i/o-pins hat ideal da nicht viel
platz. (also die eierlegendewollmilchsau, klein, preisgünstig, gut)
die geschwindigkeit der UART soll in voll duplex 115kbp betragen!

bin danbar für jeden tipp
chriss

p.s.: nicht das ich gleich eine über die rübe bekomme, ich mach nur die
hardwareentwicklung, wenn ich micht für eine vhdl variante entscheide
muss ich jemanden anheuren der mir das macht, den ich hab nicht viel
zeit um mich mit vhdl zu beschäftigen. auch wenn es schon längste zeit
wäre mich damit auseinander zu setzten, ich weiß. aber die liebe
zeit.....

Autor: Johannes Fottner (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Chriss,

da gibt's von Lattice den LFXP3, da passen mindestens 5 UARTs rein und
ein UART-Reference Design gibt's auch, SPI-Ccontroller gibt's wie Sand
am Meer.
Es ist also nicht soo aufwändig.
Gruß, Hans

Autor: AxelMeineke (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Also das ist kein problem. Bei einem FPGA (Spartan2 50k) also sehr
klein, benötigt TX 2% und RX 2 % der kapazität des FPGA. Somit kannst
du da ruhig noch mehr implementieren. Ach ja, was die Geschwindigkeit
angeht sind 115k auch kein problem. Die angaben sind für die
Uart-Schnittstelle von Xilinx. Sie ist Platzsparend, kostenlos, und
gut... geht also in richtung "bestandteil der angestrebten
Eierlegenden Wollmilchsau :-)"

Autor: chriss chd (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
danke euch beiden! hat sehr geholfen!

bg

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.