www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Bildverarbeitung auf FPGAs


Autor: Hartmut (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Leute,

hier mal wieder eine generelle Frage zu Bildverarbeitung auf FPGAs. Ich
habe erfolgreich einen CMOS image sensor mit meinem FPGA verbunden und
speichere den output (monochrome bilder) im dual-port BRAM. Welcher von
der enien Seite (CMOS sensor) beschrieben, und von der anderen Seite
(VGA) gelesen wird. Zur Zeit benutze ich QVGAs(quater images =>
320x240) welche noch in den BRAM passen.

Frage: WEnn ich nun diese Bilder auch noch bearbeiten moechte (z.B
Maskenoperationen), muss ich mir ein geeignetes Konzept ausdenken, wie
und wo ich diese Bilder bzw. die Ergebnisse (zwischen)speichere
(internal FIFO, external SRAM etc.). Gibt es dafuer nicht irgendwo ein
tolles Kochrezept, wie man am besten die Resourcen von FPGAs ausnutzt
und Image Processing zu betreiben?

Viele Gruesse nach Deutschland!
Hartmut

Autor: FPGA-User (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Hartmut,

das hängt von so vielen Faktoren ab, also ich denke da gibts
kein Patentrezept (abh. vom FPGA-Typ, externen Resourcen usw.)

Ich würde das altbekannte Prinzip des Wechsel-Buffers verwenden.
In RAM 1 wird geschrieben, im RAM 2 läuft die Bildbearbeitung.
Wenn beides fertig ist werden die RAMs getauscht.
Sinnvoll wäre vielleicht auch ein Ring-Buffer aus 3 RAMs,
dann hätte man für das Auslesen noch mehr Zeit.

Das Konzept kannst Du nur selbst entwickeln, oder Du postest
hier mehr Details.

Grüße nach Indien(?)

Autor: Hartmut (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo FPGA-User,

vielen Dank fuer Deine schnelle Antwort. Ja, in Indien stecke ich immer
noch....
Also die Idee mit den zwei RAMs klingt sehr gut und hatte ich auch. Ich
habe ein SRAM und ein DDR RAM, welche ich fuer diese Zwecke nutzen
werde. Der VGA Controller wird sich dann den RAM mit dem CMOS Chip
teilen muessen.
Werde gleich mal bei OpenCores nach einem Beispiel fuer DDR RAM
Controller suchen...

Vielen Dank,

bis zur naechsten Frage....

Hartmut

Autor: FPGA-User (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
der bei Opencores.org für XILINX in VHDL ist im Original von mir,
wenn Du Fragen hast, frag einfach.
(Aber erstmal die vorhandene Doku lesen ;-)))

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.