Allgemeine Fragen zu Logic-Analyzern

[Matze (Gast)]

Hallo,

1.
Angenommen ein Logic-Analyzer welcher mit 64Kbit/Kanal ausgestattet ist 
wird auf eine Sample-Rate von 6,4Mhz eingestellt.

Folglich müssten seine 64Kbit nach 10mS voll sein.

Wenn damit ein Signal mit Datenrate 1Mbaud abgetastet wird sind ab 
beginn der Aufnahme 10000Bit gespeichert worden.

Ist das so richtig?

2.
Laut Shannon ist es nur nötig >2 mal/Periode abzutasten.
Würde also für ein 1Mbit/Sec-Signal eine Abtastung mit 2,1Mhz reichen?

3.
Viele LAs können die Daten auch komprimieren, die Zeroplus z.b. um den 
maximalen Faktor 255.
Vermutlich durch Lauflängencodierung+Huffman-Codierung?
Welche Kompressionsraten können bei realen Signalen etwa erreicht 
werden?

4.
Die meisten LAs können soweit ich weiss auch extern (zur Aufnahme) 
getaktet werden.
In diesem Fall wird nur 1 mal/enterner-Triggerung aufgezeichnet.

Bedeutet dies dass man z.b. den SCL eines I2C-Bus zur Triggerung nutzen 
kann und der LA dann sehr lange (64000Bit) aufzeichnen kann?

Danke für eure Antworten

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Matze schrieb:
> Hallo,
>
> 1.
> Angenommen ein Logic-Analyzer welcher mit 64Kbit/Kanal ausgestattet ist
> wird auf eine Sample-Rate von 6,4Mhz eingestellt.
>
> Folglich müssten seine 64Kbit nach 10mS voll sein.
>
> Wenn damit ein Signal mit Datenrate 1Mbaud abgetastet wird sind ab
> beginn der Aufnahme 10000Bit gespeichert worden.
>
> Ist das so richtig?
Nur, wenn der LA stupide jede us einen Sample der Eingänge ablegt. 
Schlauere LA legen ein Sample aber nur bei Änderung eines Eingangs ab 
und können so auch wesentlich längere Zeiten abspeichern.

> 2.
> Laut Shannon ist es nur nötig >2 mal/Periode abzutasten.
> Würde also für ein 1Mbit/Sec-Signal eine Abtastung mit 2,1Mhz reichen?
Mit 2xf kann nur die Frequenz wieder hergestellt werden. Aber nicht die 
Amplitude. Für einen LA der mit Rechtecksignalen zu tun hat muss die 
Abtastfrequenz deutlich höher liegen, denn sonst wird das 1MHz Signal 
ganz seltsam verzerrt.

> 3.
> Viele LAs können die Daten auch komprimieren, die Zeroplus z.b. um den
> maximalen Faktor 255.
> Vermutlich durch Lauflängencodierung+Huffman-Codierung.
Korrekt. S.o.
> Welche Kompressionsraten können bei realen Signalen etwa erreicht
> werden?
Was sind für dich 'reale' Signale?

> 4.
> Die meisten LAs können soweit ich weiss auch extern (zur Aufnahme)
> getaktet werden.
> In diesem Fall wird nur 1 mal/enterner-Triggerung aufgezeichnet.
>
> Bedeutet dies dass man z.b. den SCL eines I2C-Bus zur Triggerung nutzen
> kann und der LA dann sehr lange (64000Bit) aufzeichnen kann?
Der SCL ist hier ein ganz schlechtes Beispiel, weil er zusammen mit SDA 
auch noch die Start-Stop Bedingung markiert.
Den externen Trigger verwendet man z.B. bei einem Display, wo mit den E 
Signal neue Daten eingetaktet werden.

[Matze (Gast)]

Lothar Miller schrieb:
> Mit 2xf kann nur die Frequenz wieder hergestellt werden. Aber nicht die
> Amplitude. Für einen LA der mit Rechtecksignalen zu tun hat muss die
> Abtastfrequenz deutlich höher liegen, denn sonst wird das 1MHz Signal
> ganz seltsam verzerrt.

Stimmt man hätte in diesem Fall weniger richtige wie falsche werte 
aufgezeichnet.
Wie viel größer sollte die SampleFrequenz geqählt werden?
Reicht 4 Fach der Signalfrequenz bereits oder eher 10Fach?

Lothar Miller schrieb:
> Was sind für dich 'reale' Signale?

Schwer zu sagen vielleicht signale des CAN eines Autos oder SPI oder 
I2C?
Nur so ganz ungefähr Faktor 2, 10, 50?

Lothar Miller schrieb:
> Der SCL ist hier ein ganz schlechtes Beispiel, weil er zusammen mit SDA
> auch noch die Start-Stop Bedingung markiert.
> Den externen Trigger verwendet man z.B. bei einem Display, wo mit den E
> Signal neue Daten eingetaktet werden.
Das Prinzip Stimmt, nun können also 64000 Datensätze die zum Display 
gehen aufgezeichntt werden?

[bla (Gast)]

Matze schrieb:
> Lothar Miller schrieb:
>> Was sind für dich 'reale' Signale?
>
> Schwer zu sagen vielleicht signale des CAN eines Autos oder SPI oder
> I2C?
> Nur so ganz ungefähr Faktor 2, 10, 50?

Ich würde mindestens Faktor 4 empfehlen, je mehr desto besser natürlich.

I2C sollte kein Problem sein, das sind i.A. 100kHz oder 400kHz. Bei SPI 
reicht die Palette von CLK-Raten von wenigen kHz bis hin zu 20MHz oder 
mehr, kommt also stark auf den Einzelfall an. Sagen wir du hättest eine 
SPI-Clock von 20MHz, dann sollte der LA idealerweise >= 80MHz Samplerate 
haben.

[Myxo M. (myxom)]

Matze schrieb:
> Folglich müssten seine 64Kbit nach 10mS voll sein.

Serielle Busse erschlägt man üblicherweise mit dem
Beitrag "10 Euro Logikanalyzer"

Dessen Samplespeicher ist nur durch den von Windows zur Verfügung 
gestellten Speicher begrenzt.

Bei zu analysierenden parallelen Bussen ist man allerdings auf teurere 
Hardware angewiesen, da sich marktübliche Produkte zum teil ihren 
mehrbittigen Speicher gut bezahlen lassen. Deren Preis steigt gefühlt 
exponentiel mit der Größe deren Sampletiefe.

[Mike (Gast)]

Matze schrieb:
> Folglich müssten seine 64Kbit nach 10mS voll sein.

> Ist das so richtig?

Nein, du vergleichst Äpfel mit Birnen. Mit dem Leitwert (im SI gemessen 
in Siemens) hat die Speichergröße gar nichts zu tun, da ein 
Logiganalysator keine Analogwerte misst ;-)
http://de.wikipedia.org/wiki/Elektrischer_Leitwert

[Bestes Mann wo gibt (Gast)]

@Mike

Gratulation! Du hast ein großes "S" gefunden -nimm es als Fleischerhaken
für die Wurstlkammer.

:-(

[Mike (Gast)]

Ich biete noch ein großes "K".