spartan6 bscan jtag

[René D. (Firma: www.dossmatik.de) (dose)]

in dem Thread
Beitrag "Suche Softcore Alternative mit Compiler und Debugger"
wurde das Tunneln von Daten über den Jtag Port angesprochen.

Ich habe mich gerade versucht für den Spartan6 es auszuprobieren.
Zum Testen habe ich das Programm urjtag genutzt, das auch den Xilinx 
Adapter erkennt. Ich kann die Daten auf meinen LEDs richtig ausgeben 
aber die Daten nicht korrekt zurücklesen.
Es sieht so aus als fehlt einmal Schieben beim Lesen. Kann aber nicht 
sein update kommt nach dem letzten Schieben und das Schreiben stimmt.
Leider fehlt mir ein ordentliches Beispiel von Xilinx.
Da ich einen Fehler im Urjtag als auch in meinem Code nicht ausschließen 
kann Frage ans Forum. Sieht jemand einen Fehler im Code?

--code für Spartan6 
--Autor René Doß

Library ieee;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

Library UNISIM;
use UNISIM.vcomponents.all;



entity jtag_tap is

   port(
        taste0 : in std_logic;
      taste1 : in std_logic;
      taste2 : in std_logic;
      taste3 : in std_logic;
        LED1 :out std_logic;
      LED2 :out std_logic;
      LED3 :out std_logic;
      LED0 :out std_logic
      );

end entity jtag_tap;


architecture syn of jtag_tap is


  signal  capture   :  std_logic := '0';  -- Test Clock
  signal  tdi       :  std_logic := '0';  -- Test Data In
  signal  tdo       :  std_logic;         -- Test Data Out
  signal  update    : std_logic;
  signal  drck      : std_logic;
  signal userreg    :  std_logic_vector(3 downto 0);



begin


   BSCAN_SPARTAN6_inst : BSCAN_SPARTAN6
   generic map (
      JTAG_CHAIN => 1  -- Value for USER command. Possible values: (1,2,3 or 4).
   )
   port map (
      CAPTURE => capture, -- 1-bit output: CAPTURE output from TAP controller.
      DRCK => drck,       -- 1-bit output: Data register output for USER functions.
      RESET => open,     -- 1-bit output: Reset output for TAP controller.
      RUNTEST => open, -- 1-bit output: Output signal that gets asserted when TAP controller is in Run Test
                          -- Idle state.

      SEL => open,         -- 1-bit output: USER active output.
      SHIFT => open,     -- 1-bit output: SHIFT output from TAP controller.
      TCK => open,         -- 1-bit output: Scan Clock output. Fabric connection to TAP Clock pin.
      TDI => TDI,         -- 1-bit output: TDI output from TAP controller.
      TMS => open,         -- 1-bit output: Test Mode Select output. Fabric connection to TAP.
      UPDATE => update,   -- 1-bit output: UPDATE output from TAP controller
      TDO => TDO          -- 1-bit input: Data input for USER function.
   );


  process(drck)
  begin  
   if update='1' then
        LED3<=userreg(3);
        LED2<=userreg(2);
      LED1<=userreg(1);
        LED0<=userreg(0);
    end if;      
   if rising_edge(drck) then

      userreg<= userreg(2 downto 0)& TDI;
      if capture='1' then
       userreg<=taste3 & taste2 &taste1 & taste0;
      end if;  
    end if;
  end process;

  tdo<=userreg(3);
end syn;

[Lattice User (Gast)]

ich kann die zwar jetzt nicht direkt mit BSCAN helfen, aber vielleicht 
ist folgendes trotzdem nützlich.

Eine Falle beo JTAG ist, dass beim Übergang vom Capture-State zum 
DR-Shift-State das erste Bit bereits an TDO anliegen muss, da der Host 
es mit genau diesem Takt übernimmt.

So wie es aussieht, lädst du aber mit diesem Takt erst das 
Shiftregister, hängt aber davon ab welche Relation das Capture Signal 
zum DRCK hat.

Im anderen Thread von Michael zu dem Thema ist eine Anpassung des LM32 
an den Spartan6 verlinkt.

https://github.com/m-labs/lm32/tree/master/rtl

Da wird das Shiftregister immer geladen, wenn der TAP nicht im DR-Shift 
State ist. Nachteil: viel zu oft, Vorteil: rechtzeitig.

[Michael F. (mifi)]

Hallo Rene,

jetzt bin ich etwas verwirrt von Deinem Beispiel. Kann es
sein das Du auch in die falsche Richtung schiebst?

Müßte man nicht userreg(0) nach tdo ausgeben, und beim input:


userreg <= TDI & userreg(3 downto 1);


Gruß,
Michael

[Martin S. (strubi)]

Moin,

ich habe mal ne Implementation für den sp6 angehängt.
Ist allerdings etwas älter, aber sollte funktionieren. DRCK habe ich 
nicht benutzt.

Grüsse,
- Strubi