www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Xilinx, 2-dim Array simulieren


Autor: Thomas Brunnengräber (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

seit Tagen versuche ich einen VHDL-Code mit XILINX bzw. ModelSim XE
III/Starter 6.0a zu simulieren, der offenbar einwandfrei synthetisiert
wird.

In einem VHDL-Package habe ich folgenden Typ definiert:
type bcd_values_type is array ( natural range <> ) of std_logic_vector
( 3 downto 0 );

In einer entity habe ich einen Port definiert:
bcd_values : out bcd_values_type ( 5 downto 1);

Gemäß RTL-Schematic entstehen damit wie beabsichtigt 5 BCD-Digits à 4
bit. In der Simulation (Test-Bench) werden die bcd_values aber nur als
1-bit Werte anstatt 4-bit Vektoren dargestellt und die Simulation
bricht mit Fehler ab.
Hat jemand eine Idee, woran das liegen kann?

Vielen Dank und viele Grüße,

Thomas

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.