Sync_ram mit Inout aus der Beschreibung mit Werten steuern.

[peter (Gast)]

Hallo, guten Tag. Ich habe hier 2 Sync_Ram angelegt, die auch im 
RTL-Viewer erscheinen und auch im Flow Summary mit :
Total memory bits  131072.

Wenn ich die  Adressen und die Daten usw mit In oder nur mit Out belege, 
kann ich in der Beschreibung keine Zahlen angeben. Also habe ich sie als 
Inout festgelegt. Jetzt kann ich die Adressen und Daten usw mit Werten 
beschreiben im Code.

Die Pins erscheinen jetzt aber trotzdem noch im Pinplan, obwohl ich die 
gar nicht mehr brauche, weil es alles auch der Beschreibung mit Werten 
geht.

Was muss jetzt bei den Pins im Pinplan angegeben werden?

Danke.

Gruss

LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.numeric_std.ALL;

ENTITY ram IS
  GENERIC
  (
    ADDRESS_WIDTH  : integer := 13;
    DATA_WIDTH    : integer := 8
  );
  
  PORT
  (
  clock           : IN  std_logic;  
  
  we             : inout  std_logic;
  data_in         : inout  std_logic_vector(DATA_WIDTH - 1 DOWNTO 0);
  data_out       : inout  std_logic_vector(DATA_WIDTH - 1 DOWNTO 0);
  write_address  : inout  std_logic_vector(ADDRESS_WIDTH - 1 DOWNTO 0);
  read_address   : inout  std_logic_vector(ADDRESS_WIDTH - 1 DOWNTO 0);
  
  we1             : inout std_logic;
  data_in1       : inout std_logic_vector(DATA_WIDTH - 1 DOWNTO 0);
  data_out1       : inout std_logic_vector(DATA_WIDTH - 1 DOWNTO 0);
   write_address1 : inout std_logic_vector(ADDRESS_WIDTH - 1 DOWNTO 0);
  read_address1   : inout std_logic_vector(ADDRESS_WIDTH - 1 DOWNTO 0)
  
  );
END ram;

ARCHITECTURE rtl OF ram IS
  TYPE RAM IS ARRAY(0 TO 2 ** ADDRESS_WIDTH - 1) OF std_logic_vector(DATA_WIDTH - 1 DOWNTO 0);
  SIGNAL ram_block : RAM;
  
  TYPE RAM1 IS ARRAY(0 TO 2 ** ADDRESS_WIDTH - 1) OF std_logic_vector(DATA_WIDTH - 1 DOWNTO 0);
  SIGNAL ram_block1 : RAM1;
  
BEGIN
  PROCESS (clock)
  BEGIN
    IF (clock'event AND clock = '1') THEN
      IF (we = '1') THEN
        ram_block(to_integer(unsigned(write_address))) <= data_in;
      END IF;

      data_out <= ram_block(to_integer(unsigned(read_address)));
    END IF;
  END PROCESS;
  
  PROCESS (clock)
  BEGIN
    IF (clock'event AND clock = '1') THEN
      IF (we1 = '1') THEN
        ram_block1(to_integer(unsigned(write_address1))) <= data_in1;
      END IF;

      data_out1 <= ram_block1(to_integer(unsigned(read_address1)));
    END IF;
  END PROCESS;
  
  PROCESS (clock)
  BEGIN
    IF (clock'event AND clock = '1') THEN
      we <='1';
      data_in <="11111111";
      write_address<="0000000000001";
    END IF;
  END PROCESS;
  
  PROCESS (clock)
  BEGIN
    IF (clock'event AND clock = '1') THEN
      we1 <='1';
      data_in1 <="11111111";
      write_address1<="0000000000001";
    END IF;
  END PROCESS;
END rtl;

[Gustl B. (-gb-)]

Na dann lass die doch auch in der Port Beschreibung und auch in der .ucf 
Datei weg.

[peter (Gast)]

----------------------------------
Na dann lass die doch auch in der Port Beschreibung und auch in der .ucf
Datei weg.
---------------------------------

Dann wird das Sync_Ram nicht angelegt wenn ich sie im "ARCHITECTURE rtl 
OF ram IS" reinsetze.

Gruss

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

peter schrieb:
> Wenn ich die  Adressen und die Daten usw mit In oder nur mit Out belege,
> kann ich in der Beschreibung keine Zahlen angeben.
Ich werde jetzt eineige Worte lauter aussprechen als andere. Diese Worte 
sind wichtig!
NATÜRLICH kannst du sie IN diesem Modul NICHT beschreiben. Dieses Modul 
is dafür gedacht, als KOMPONENTE in ein DARÜBERLIEGENDES Modul 
INTEGRIERT zu werden.

peter schrieb:
> Die Pins erscheinen jetzt aber trotzdem noch im Pinplan, obwohl ich die
> gar nicht mehr brauche,
Das kannst du dem Synthesizer leider nicht verbal mitteilen, sondern 
musst deine Beschreibung so anpassen, dass keine Port-Pins mehr 
verwendet werden.
Du kopierst einfach alles ab ARCHITECTURE in deine Beschreibung und 
legst die ganzen IO-Ports als Signale an.

peter schrieb:
> Dann wird das Sync_Ram nicht angelegt wenn ich sie im "ARCHITECTURE rtl
> OF ram IS" reinsetze.
Weil es nirgends verwendet wird. Der Synthesizer wird jede noch so 
komplexe Beschreibung wegoptimieren, wenn sie keine Änderung an den 
FPGA-Pins bewirkt...

[peter (Gast)]

Hmm..., wusste nicht das alles weg optimiert wird wenn keine Änderung 
der Pins erfolgt. Ich habe es jetzt mit einer "Component " gemacht.

Danke.
Gruss