Forum: FPGA, VHDL & Co. Primitive in Verilog?


Primitive in Verilog?
von Peter B. (funkheld)

Lesenswert?
• ▲
▼ 
Was sind genau Primitive in Verilog und wie bindet man die ein?

Zur Zeit benutze ich für grössere Projekte immer die Module.

Danke.
Gruss

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Re: Primitive in Verilog?
von Lattice User (Gast)

Lesenswert?
• ▲
▼ 
Peter Bierbach schrieb:
> Was sind genau Primitive in Verilog und wie bindet man die ein?
>

Wahrheitstabellen.
In mindestens eines deiner PDFs zu Verilog ist das ganz sicher 
ausführlich erklärt.

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Re: Primitive in Verilog?
von Peter B. (funkheld)

Lesenswert?
• ▲
▼ 
Jup, da tauchen Module auf, die man zusammenfügen kann.

Danke.
Gruss

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.