Hallo zusammen, Ich habe eine Schaltung entworfen, die über 2 ca. 4x4cm 4-Layer-PCBs verteilt sein wird, die aufeinander gesteckt werden sollen. Die Schaltung umfasst sowohl eine Menge Digital (ARM µC, Bluetooth,..) als auch Analogteile (Analogfrontend, Photodioden, Stromregler). Im Bild im Anhang habe ich versucht grob klar zu machen, was da ist. Auf der Oberseite von PCB 1 ist das Power Supply (und BT-Modul). Von hier bekomme ich zweimal 3V (VCC, +DVDD) und einmal symmetrische +2.5V (+AVDD) und -2.5V (-AVDD). Die Unterseite von PCB1 ist rein Digital, in erster Linie der ARM µC und Peripherie. PCB2 ist fast rein Analog, lediglich ein Baustein, das Analogfrontend (ADC) braucht auch zugriff auf die DVDD und DGND Potenziale. Hier werden ansonsten nur +-AVDD und +VCC gegen AGND verwendet. Beide PCBs werden über entweder einen 1x20pin oder zwei 10pin B2B-Steckverbinder aufeinander gesteckt. Über diese wird Supply und die digitalen Signale ausgetauscht. Die Frage ist nun, wie ich die Potenziale am besten manage: *1. An welcher Stelle sollten die AGND und DGND planes aufeinander treffen (Sternförmige Verbindung)? Am Stecker? Am Power Supply?* *2. Gibt es weitere Erfahrung, was getan werden kann, um Störeinflüsse untereinander minimal zu halten?* Das Analogfrontend wird µV Signale messen, brauch daher eine saubere Versorgung. Die Digitalen Teile werden im Bereich von 4MHz(SPI) bis 48MHz(ARM µC) arbeiten und sollen möglichst wenig verseuchen. Ferrite und 3.3µH LC-Filter habe ich hinter den Supplies (ultralow noise LDOs) schon eingeplant. Es geht also eher um leitungsführung, gute Lage der GND Planes etc.
Angehängte Dateien:
-
gnds.jpg
82 KB
:
Verschoben durch Moderator
Das laesst sich nicht so einfach hier abhandeln. Was zu beachten ist : - leitungsgebundene Stoerungen, wo kommen sie her, wo gehen sie hin. - leitungsgebundene Stoerungen, in welchem Frequenzbereich geschieht was. - E & H Felder, woher kommen sie, wo bewirken sie etwas. - Kopplung von Leitern an Felder und umgekehrt. - Kopplung von Leiter zu Leiter. Ich wuerd zB mit dem Huckepack Print aufpassen, der kann eine Flaeche ausspannen. Wenn man dann einen Strom durchlaesst, koppelt der. Bei so vielen Speisungen allenfalls auf 6 Lagen gehen An dieser Optimierung kann man nun ein paar Tage bis eine Woche oder so vertun. Alternativ ein Simulationspackage verwenden. Das kann dann noch laenger dauern.
:
Bearbeitet durch User
Mist, das war nicht was ich hören wollte, aber auch nicht super überraschend - leider komme ich nicht drumrum. Mit was kann man sowas simulieren? Gibt es da freeware (ähnl. SPICE)? Lässt sich auch nicht generell eine Empfehlung für den Ort der Sternzusammenführung der AGND/DGND planes geben?
Simulation ... frag nicht. Bei allen Freiheitsgraden ist der Preis jenseits. Was geschieht, wenn man den GND an der Speisungsklemme zusammenfuehrt ? Was geschieht wenn man den GND (.. anderswo..) zusammenfuehrt ? Es gibt Leute, die halten nichts von gesplitteten GND Planes. Denn dann hat man an diesen Raendern die Spannung. Eher sollte man das Layout so machen, dass die groessen Stroeme nicht durch die empfindlichen Subsysteme fliessen. Vorher sollte man aber noch ein EMV Konzept haben. Das Ganze kommt in ein Metallgehaeuse ? Dann ist es einfacher. Dann muss man sich beantworten, wie kommen Stoerungen von aussen rein, leitungsgebunden, per Felder, wie gehen Stoerungen raus, leitungsgebunden, per Felder. Und dann kommt das Layout, resp der 3D Aufbau der Schaltung. Und alles nochmals, iterativ.
Ich glaube, dass du mit allem was du sagst recht hast - aber ich habe ein bisschen das Problem, dass ich (wenn vielleicht auch übersimplifizierend) irgendwo anfangen muss - wenn ich nicht aufgeben will (was ich nicht werde) ;-) Ich dachte immer (offensichtlich falsch), gesplittete und auf Stern zusammengeführte AGND / DGND planes wären "good practise" im PCB design. Dann wäre ja als nächster Schritt die Frage von der Zusammenführung bei zwei PCBs (erstmal generell gestellt) nicht so weit weg und wurde doch bestimmt schon einmal irgendwo beantwortet? Siebzehn Für Fuenfzehn schrieb: > Vorher sollte man aber noch ein EMV Konzept haben. Das Ganze kommt in > ein Metallgehaeuse ? Dann ist es einfacher. Nee, vorgesehen ist ein 3D-Print PLA gehäuse. Wenn nötig aber mit silberlack beschichtet. Siebzehn Für Fuenfzehn schrieb: > Dann muss man sich beantworten, wie kommen Stoerungen von aussen rein, > leitungsgebunden, per Felder, wie gehen Stoerungen raus, > leitungsgebunden, per Felder. Um das ganze erstmal auf die wichtigsten Störungen einzugrenzen habe ich die Betrachtung in meinem System auf die wichtigsten Punkten zusammengefasst: Die konduktiv gemessenen µV Biosignale sind langsam (<250Hz). Die optisch gemessenen mV Biosignale sind ebenfalls langsam (<10Hz) aber 1kHz moduliert. Störquellen extern: Hauptsächlich 50Hz Brummen. Unterdrückt durch Gleichtaktunterdrückung des Instrumentenverstärkerdesigns und Driven Right Leg. Störquellen intern: - Bluetooth (GHz) Emag-Wellen - ARM µC Takt (48MHz) - SPI Leitung (MHz) - 250kHz Inverting Charge Pump für den -2.5V Zweig - 1kHz Stromreglermodulation (max 100mA, Rechteck also auch höhere harmonische) Zum Entkoppeln habe ich bereits - Getrennte LDOs für Stromregler, Digital (µC/BT) und Präzisionsanalog - Damit auch getrennte Supply lanes - Alle LDOs sind ultralow noise und high PSRR ausgewählt - Das Zweiplatinen Design Top-Down von Stör-Unempfindlich (Digital) nach Analog ausgelegt - Supply lanes mit Ferriten und LC Filtern ausgestattet. Ich bin leider was analoges Layout für Störunterdrückung angeht noch sehr am Anfang. Ich achte idR. zB. darauf mindestens eine so weit möglich durchgehende GND Plane pro Platine zu haben, mit der ich in diesem Fall auch Hochfrequente EM Störungen von der oberen zur unteren Platine hoffe etwas abzuschirmen. Aber es muss ja auch generelle Tips geben, wie z.B. die sensiblen Messleitungen (bei 4Lagen) zwischen GND potenzialen laufen zu lassen (oben, unten und umgeben)...? Ich weiß nicht, wo ich anfangen soll mich schlau zu machen..
:
Bearbeitet durch User
Ich würde die GNDs nicht trennen. Zwei gegenüberliegende Steckverbinder mit viel Masse lösen das Problem auch. Wichtig ist doch, dass du die Strompfade einplanst. Wo fliessen getaktete Ströme zurück? Nahe den SPI-Leitungen! Wenn du diesen Strompfad ordentlich führst, dann bezweifle ich, dass du dir die Messung versaust. Digitale Leitungen solltest du auf deinem Analog-Board so kurz wie möglich halten, also den ADC direkt an den einen Steckverbinder, auf dem DVDD und SPI liegen. Auf dem anderen Steckverbinder AVDD und was du sonst noch brauchst. Ich gehe ja mal davon aus, dass du keine µV-Signale an den ADC führst, sondern passende Operationsverstärker einsetzt, daher ist die eigentliche Frage für die analogen Signale doch nur: Wo kommen sie her, und wo werden sie verarbeitet? Ich vermute mal, dass sie von irgendeinem Steckverbinder auf der Unterseite des analog-PCB kommen? Auch hier helfen wieder kurze Wege, also die OPVs so nah wie möglich an die Einspeisung ran. Wenn du die verstärkten Signale dann noch auf der Unterseite (bei innenliegender Masse) bis zum AC führst, sollte auch der Pfad unkritisch sein. Wichtig wäre noch, dass du die Verstärker nur so hochohmig aufbaust, wie es eben erforderlich ist. Höherer Widerstand --> Höherer Störeinfluss.
Meine zwei Gedanken: Ich hab mal gelesen dass die Analog Frontends nur aufgedruckt haben DGNG AGND in wirklichkeit aber beide mit demselben Ground zu belegen sind, ich habe das auch schon "falsch" aufgebaut und keine ganz schlimmen Erfahrungen gemacht, aber vielleicht kann das ja jmd bestätigen, ich meine in einer AppNote von analog devices oder einem üblichen Verdächtigen sowas gelesen zu haben. Ansonsten zur GND Trennung, ich würde AGND und die schaltenden DGNDs auseinander hlten und direkt an der Spg-Versorgung zusammenführen. Mach dir eben klar wo die Ströme fließen und wo sie dann zu Offsets oder Störungen führen könnten. Und da 4lagig ja heute auch nicht mehr die Welt kostet, einfach ein Design bauen und rausschicken, mit dem nächsten Design wirds dann immer besser werden, falls die Störungen zu grob sind auf den Signalleitungen. Grüße.
Danke für deine Hilfe Frank! Frank Bär schrieb: > Ich würde die GNDs nicht trennen. > Zwei gegenüberliegende Steckverbinder mit viel Masse lösen das Problem > auch. > Wichtig ist doch, dass du die Strompfade einplanst. > Wo fliessen getaktete Ströme zurück? Nahe den SPI-Leitungen! Wenn du > diesen Strompfad ordentlich führst, dann bezweifle ich, dass du dir die > Messung versaust. Ja, nahe den SPI Leitungen und den Stromreglerausgängen (kHz). Ordentlich führen hieße auch so etwas wie ein GND lines neben den Leitungen? Oder besser noch in Lage 2/3 zwischen GND/Vcc Planes? > Digitale Leitungen solltest du auf deinem Analog-Board > so kurz wie möglich halten, also den ADC direkt an den einen > Steckverbinder, auf dem DVDD und SPI liegen. > Auf dem anderen Steckverbinder AVDD und was du sonst noch brauchst. Dankesehr! Also ein Stecker Digital und einer Analog. Kommt auch von der Verteilung der Leitungen ganz gut hin (halbe halbe). > Ich gehe ja mal davon aus, dass du keine µV-Signale an den ADC führst, > sondern passende Operationsverstärker einsetzt, daher ist die > eigentliche Frage für die analogen Signale doch nur: Wo kommen sie her, > und wo werden sie verarbeitet? Tatsächlich (obwohl ungewöhnlich) werden die µV Signale doch direkt in den Analogfrontend (von TI) eingespeist - der hat integrierte Instrumentenverstärker und PGAs. Ich habe auch da schon gedacht: Besser die Signale von der Unterseite der Platine (richtig) direkt per Via auf Layer 2/3 und dort mit GND-shield in allen Richtungen bis zum ADC laufen lassen. > Wichtig wäre noch, dass du die Verstärker nur so hochohmig aufbaust, wie > es eben erforderlich ist. Höherer Widerstand --> Höherer Störeinfluss. Danke, habe ich versucht zu beherzigen! sdf schrieb: > ich > meine in einer AppNote von analog devices oder einem üblichen > Verdächtigen sowas gelesen zu haben. Die Note die du meinst ist die http://www.analog.com/library/analogDialogue/Anniversary/12.html Und die ist auch einer der Gründe (weil dort schon Wert auf Trennung der AGND/DGND gelegt wird) warum ich etwas verunsichert bin, was nun besser ist! Darüber hinaus: Auf der Oberseite von PCB1 habe ich ja nun ein Bluetoothmodul. Ich frage mich schon die ganze zeit, wie ich dessen EM störungen am besten abschirme- wenn ich direkt darunter einen Schirm/GND Plane habe, ist das ja nicht gut für die Range (wird auch im Datenblatt nicht empfohlen - mindestens 6mm in alle richtungen von der Antenne) Danke für eure Rückmeldungen schon soweit!
Alex v. L. schrieb: > Ja, nahe den SPI Leitungen und den Stromreglerausgängen (kHz). > Ordentlich führen hieße auch so etwas wie ein GND lines neben den > Leitungen? > Oder besser noch in Lage 2/3 zwischen GND/Vcc Planes? Kurz überlegt: getaktete Ströme fliessen hinwärts über DVDD und die SPI-Leitungen. Zurück geht es über den gedachten DGND. Der Strompfad, den du bauen möchtest, kann also ganz gut auf der Top-Lage realisiert werden, wenn das Kreuzungsfrei gelingt. Über eine gemeinsam mit dem Analogteil genutzte GND-Plane solltest du ihn auf jeden Fall nicht führen. Immer bedenken: Auch die Analogsignale haben einen Rückstrom. Geometrisch wäre es gut, die getakteten Ströme nicht dort zu führen, wo analoge Rückströme fliessen. Um es kurz zu sagen: Wenn der Digitalverbinder direkt die GND-Plane des Analog-PCB kontaktiert, ist das kein Problem. In dem Bereich, in dem du die digitalen Signale führst, solltest du dann aber auch auf dem Bottom-Layer keine analogen Signale führen, damit sich die Rückströme nicht überlagern.
Ich habe mich jetzt auch mal noch durch die Analog Devices grounding Tips durchgearbeitet http://www.analog.com/library/AnalogDialogue/archives/46-06/staying_well_grounded.html Ich danke Dir sehr für deine Überlegungen Frank, bin aber noch nicht ganz sicher ob ich sie richtig verstanden habe: Klar ist mir jetzt, dass Analoge (empfindliche) Signale weder die getakteten digitalen Signale selber noch die GND Regionen ihrer Rückströme kreuzen oder direkt daneben liegen sollen. Wenn ich nun aber AGND und DGND nicht trenne - also eine gemeinsame GND Plane realisiere, empfiehlst du mir - Die Realisierung komplett auf der Toplage (d.h. auch den GND für die rückströme)? - Wie steht der betroffene Ausschnitt der Lage dann geometrisch gegenüber einer GND plane in darunterliegenden Layern? An diesen Stellen dann dort freistellen? Ich hätte sonst, sofern es geometrisch möglich ist, mit AGND und DGND, vll. sogar AGND1, AGND2 und DGND in Sternform designed, zusammengeführt bei den Power supplies und ausgelegt als nicht übereinander liegende GND planes in einem tieferen Layer (also z.B. ANGD1 und DGND als nebeneinander liegende Planes auf Layer 3 und - sofern möglich - ausschließlich geometrisch unter den betreffenden Schaltungsteilen gelegen. Eine andere Sache: im Analog Devices Dialog wird empfohlen in die digitalen (SPI) lines 500Ohm Widerstände einzufügen, weil die mit den eingangskapazitäten (in diesem Fall des µC) einen RC Tiefpass bilden, der Störungen minimiert. /"The series resistors between the ADC output and the buffer register input help to minimize the digitalmtransient currents, which may affect converter performance. A 500 Ω series resistor will minimize the transient output current."/ Sinnvoll?
:
Bearbeitet durch User
Alex v. L. schrieb: > Ich habe mich jetzt auch mal noch durch die Analog Devices grounding > Tips durchgearbeitet > http://www.analog.com/library/AnalogDialogue/archives/46-06/staying_well_grounded.html > > Ich danke Dir sehr für deine Überlegungen Frank, bin aber noch nicht > ganz sicher ob ich sie richtig verstanden habe: > Klar ist mir jetzt, dass Analoge (empfindliche) Signale weder die > getakteten digitalen Signale selber noch die GND Regionen ihrer > Rückströme kreuzen oder direkt daneben liegen sollen. Korrekt. > > Wenn ich nun aber AGND und DGND nicht trenne - also eine gemeinsame GND > Plane realisiere, empfiehlst du mir > - Die Realisierung komplett auf der Toplage (d.h. auch den GND für die > rückströme)? - Wie steht der betroffene Ausschnitt der Lage dann > geometrisch gegenüber einer GND plane in darunterliegenden Layern? An > diesen Stellen dann dort freistellen? Nein. Der Strom fliesst immer über den Weg des geringsten Widerstandes, d.h. in dem Fall, dass er den kürzestmöglichen Weg nimmt. Kleine Illustration: V-----------|-----V V-----------------V Das sollen zwei PCB-Layer sein. V seinen Durchkontaktierungen, links sitzt dein Digitalsteckverbinder. | sei der GND-Kontakt der Digitalseite des ADC. Der Rückstrom fliesst jetzt logischerweise direkt nach links, statt nach rechts, denn der Umweg über die Durchkontaktierung ist hochohmiger. Dazu sollte natürlich die GND-Anbindung auch eine gewisse Leiterbahnbreite aufweisen. Das elektromagnetische Feld des Hinleiters (Signale SCK/MISO/MOSI) hilft dir, weil es den Rückstrom dort hin drängt, wo geometrisch auch der Signalstrom fliesst. > Ich hätte sonst, sofern es geometrisch möglich ist, mit AGND und DGND, > vll. sogar AGND1, AGND2 und DGND in Sternform designed, zusammengeführt > bei den Power supplies und ausgelegt als nicht übereinander liegende GND > planes in einem tieferen Layer (also z.B. ANGD1 und DGND als > nebeneinander liegende Planes auf Layer 3 und - sofern möglich - > ausschließlich geometrisch unter den betreffenden Schaltungsteilen > gelegen. Ich will hier nicht gegen Sternpunkt-Designs eintreten, weil das Unsinn wäre. Aber meiner Erfahrung nach macht sich so ein Design vor allem im Leistungsbereich bemerkbar. Die paar µW, mit denen du es hier zu tun hast, rechtfertigen, zumal bei den relativ geringen Frequenzen der SPI-Schnittstelle, meiner Meinung nach den Aufwand nicht. Zumal bei sternförmigem Design die Schwierigkeit darin besteht, die Stromschleifen möglichst klein zu halten. Zusätzlich ergibt sich das Problem der Masseschleifen, denn ein Stern-Design ist bei Weitem nicht so niederimpedant wie eine GND-Plane. Hier ist sehr viel Geist gefragt. In den meisten Fällen lohnt sich ein Stern-Design nur bei hohen Strömen und für den Schirm von Leitungen für Leistungsübertragung (z.B. bei der Schrittmotoransteuerung). Die niedrige Impedanz der GND-Plane ist ein großer Vorteil, den man nicht leichtfertig aufgeben sollte. > Eine andere Sache: im Analog Devices Dialog wird empfohlen in die > digitalen (SPI) lines 500Ohm Widerstände einzufügen, weil die mit den > eingangskapazitäten (in diesem Fall des µC) einen RC Tiefpass bilden, > der Störungen minimiert. > > /"The series resistors between the ADC output and the buffer register > input help to minimize the digitalmtransient currents, which may affect > converter performance. A 500 Ω series resistor will minimize the > transient output current."/ > > Sinnvoll? Kann sinnvoll sein. Wichtig ist, dass die Schnittstelle am Ende noch zuverlässig funktioniert. Es kommt hier also auf deine verwendeten ICs (bzw. deren Eingangskapazität) und die Taktfrequenz auf der SPI-Schnittstelle an. Das Sampling bei SPI findet auf der positiven bzw. negativen Taktflanke statt. Der 500R-Widerstand verschleift die Taktflanke etwas. Am Ende muss die Kommunikation trotzdem funktionieren. Ich verwende in der Regel STM32, da liegt die Eingangskapazität ungefähr bei 5pF. Die Eckfrequenz des RC-Tiefpasses ergibt sich mit diesem Wert dann zu ~64MHz. Ich würde also nach Bauchgefühl hier eher höchstens in den Bereich von wenigen MHz Taktfrequenz schielen. Die von dir avisierten 4MHz dürften noch gut durchgehen. Da kommt es aber auf jeden Fall auf Tests an und auch die Eingangskapazität am ADC bzw. an anderen Slaves hinter dem 500R-Widerstand muss beachtet werden. Der LTC2452 bringt bspw. ca. 10pF mit, wirkt dann möglicherweise schon eher begrenzend. Hier sei die Frage erlaubt, ob deine 4MHz Taktfrequenz wirklich notwendig sind. Welche Bandbreite brauchst du für die Abtastung deiner Signale wirklich? Sprich: Abtastrate und Datenbreite wollen definiert werden. Am Ende stellst du vielleicht fest, dass 400kHz völlig ausreichen, da spielt der 500R-Widerstand dann gar keine Rolle mehr.
Vielen Dank für deine ausführlichen Anmerkungen und deine Zeit bislang! Frank Bär schrieb: > Die paar µW, mit denen du es hier zu tun > hast, rechtfertigen, zumal bei den relativ geringen Frequenzen der > SPI-Schnittstelle, meiner Meinung nach den Aufwand nicht. Frank Bär schrieb: > Die niedrige Impedanz der GND-Plane ist ein > großer Vorteil, den man nicht leichtfertig aufgeben sollte. Ok, klingt überzeugend! Mir kommt es auch gelegen, wenn ich auf Stern verzichten kann beim Layouten ;-) Nun habe ich aber ja noch einen Störer mit höherer Leistung(leider zwangsweise in der Nähe der analogen Messtechnik, d.h. auch auf PCB2): die bei 1kHz PWM modulierten LEDs (2stk) bei 100mA peak. Da kommen ja auch höhere Rückströme zusammen und die waren ganz ursprünglich der Grund für meine Überlegung (auch) den AGND zu splitten. Wie würdest du damit umgehen? Trotz allem eine GND Plane und eben auf die Pfade achten? Eventuell dann Cuts/Aussparungspfade in der gemeinsamen GND Plane um sicherzustellen dass die Rückströme den Pfad nehmen, den ich möchte? Außerdem steht da noch das Bluetoothmodul mit 2.4GHz im Raum, das auf der Oberseite von PCB1 platziert ist. Wenn die GND Planes von PCB1 und PCB2 gleichzeitig Teile der analogen Schaltung abschirmen - dienen sie nicht gleichzeitig als Störabsorber? Frank Bär schrieb: > Welche Bandbreite brauchst du für die Abtastung deiner Signale wirklich? > Sprich: Abtastrate und Datenbreite wollen definiert werden. > Am Ende stellst du vielleicht fest, dass 400kHz völlig ausreichen, da > spielt der 500R-Widerstand dann gar keine Rolle mehr. Die Abtastrate wird bei 2ksps liegen, 24Bit Auflösung und 6-8 aktive Channel + Statuspackage. Datenrate liegt also ungefähr bei 9*24bit*2k/s = 432kbit/s. Dazu kommt ein zweiter Slave mit eher vernachlässigbaren 3*16bit*100/s = 4.5kbit/s. Ich gehe also davon aus, dass ich mindestens 500kbit/s über den SPI schicken muss. Mit ordentlich Puffer sollte also auch ein Takt von <1MHz ausreichen.
Alex v. L. schrieb: > Nun habe ich aber ja noch einen Störer mit höherer Leistung(leider > zwangsweise in der Nähe der analogen Messtechnik, d.h. auch auf PCB2): > die bei 1kHz PWM modulierten LEDs (2stk) bei 100mA peak. Da kommen ja > auch höhere Rückströme zusammen und die waren ganz ursprünglich der > Grund für meine Überlegung (auch) den AGND zu splitten. Wie würdest du > damit umgehen? Trotz allem eine GND Plane und eben auf die Pfade achten? > Eventuell dann Cuts/Aussparungspfade in der gemeinsamen GND Plane um > sicherzustellen dass die Rückströme den Pfad nehmen, den ich möchte? Kurze Wege sind auch hier wieder der Weg der Wahl. Der Strom durch die LEDs fliesst zum PWM-IC zurück. Da du keine Angabe zum Schaltkreis machst, der die LEDs ansteuert, ganz lapidar ausgedrückt: Die LEDs am PGND des Reglers anhängen, und zwar bevor der an die GND-Plane angeschlossen wird. Die meisten EMV-Probleme lassen sich wirklich mit kurzen Leitungen bzw. kurzen Stromkreisen (Hin+Rückpfad) erschlagen. Damit ist die Abstrahlung minimal und man hat nur noch die Leitungsgebundenen Störungen. Leitungsgebundene Störungen muss man dann eben gezielt zur Störsenke führen. Im Fall der PWM ist das relativ einfach. Der Regler wird ja sicherlich über einen Satz Kondensatoren gespeist, und zwischen IC und den Kondensatoren hat eine Verbindung zu GND sowieso nichts mehr zu suchen. Der Rückstrom der PWM wird an den Minuspol der Kondensatoren zurückgeführt. Damit sieht die GND-Plane den Strom durch die LEDs gar nicht. > Außerdem steht da noch das Bluetoothmodul mit 2.4GHz im Raum, das auf > der Oberseite von PCB1 platziert ist. Wenn die GND Planes von PCB1 und > PCB2 gleichzeitig Teile der analogen Schaltung abschirmen - dienen sie > nicht gleichzeitig als Störabsorber? Und jetzt kommen wir zum eingemachten. Ehrlich, Funkverbindungen sind Mist ;-) Muss es eins mit Chip-Antenne sein? (keine ernstgemeinte Frage) Im Normalfall heisst es ja bei Bluetooth-Modulen, das in einem Radius von bis zu 25mm um die Antenne kein Kupfer sein soll. Hier wäre interessant, welches Modul du benutzt. Darin gibts eine Layout-Empfehlung, um die Antennencharakteristik nicht zu töten. In jedem Fall wirst du zumindest auf dem Digital-PCB nicht um eine großzügige Aussparung im Kupfer herumkommen. Darüber hinaus gilt: - Bluetooth-Modul mit der Antennenseite an den LP-Rand - in die Pampa abstrahlen ist immer gut, hauptsache möglichst weit weg von deinen µV-Signalen - In deinem Fall so platzieren, dass es über dem Digital-Teil des Analog-PCB sitzt - Evtl. den "DGND" auf dem Top-Layer des Analog-PCB als Polygon ausführen - Beten! Bluetooth habe ich bisher nur auf reinen Digital-Boards genutzt, daher sei auch gleich erwähnt, dass ich mich gerade nur auf mein Gefühl verlasse, aber keine belastbaren Erfahrungen vorzuweisen habe. Da wir es hier klar mit Störabstrahlung zu tun haben, liegt es nahe, Stromschleifen generell so klein wie möglich zu halten und jedem analogen Schaltkreis zumindest in der VDD-Anbindung noch einen passenden Ferrit zu spendieren. Man sollte aber auch hier nicht vergessen, dass Bluetooth im 2,4GHz-Band arbeitet, also sehr weit weg von deiner Arbeitsfrequenz. Eine ordentliche Gleichtaktunterdrückung, die auch in dem Frequenzbereich noch ausreichend hochimpedant ist, kann ebenfalls funktionieren, dürfte aber recht unpraktisch sein. Am Ende muss man dann ausprobieren, ob es funktioniert. Ich denke, dass schon allein aufgrund des hohen Abstandes zur Nutzfrequenz nicht viel möglich sein sollte. Wenn du zumindest das Analog-Frontend als Testaufbau zur Verfügung hast, dann würde ich es mal neben einen WLAN-Router stellen und mir ansehen, was passiert. Der Router wird mit Sicherheit eine höhere Sendeleistung als dein Bluetooth-Modul haben und arbeitet ebenfalls auf 2,4GHz. > Frank Bär schrieb: >> Welche Bandbreite brauchst du für die Abtastung deiner Signale wirklich? >> Sprich: Abtastrate und Datenbreite wollen definiert werden. >> Am Ende stellst du vielleicht fest, dass 400kHz völlig ausreichen, da >> spielt der 500R-Widerstand dann gar keine Rolle mehr. > > Die Abtastrate wird bei 2ksps liegen, 24Bit Auflösung und 6-8 aktive > Channel + Statuspackage. Datenrate liegt also ungefähr bei 9*24bit*2k/s > = 432kbit/s. Dazu kommt ein zweiter Slave mit eher vernachlässigbaren > 3*16bit*100/s = 4.5kbit/s. > > Ich gehe also davon aus, dass ich mindestens 500kbit/s über den SPI > schicken muss. Mit ordentlich Puffer sollte also auch ein Takt von <1MHz > ausreichen. Das klingt doch gut.
Angehängte Dateien:
-
gnds-erweitert.jpg
160 KB -
stromregler.PNG
9,7 KB
Frank Bär schrieb: > Da du keine Angabe zum Schaltkreis machst Sorry, ich wollte hier nicht mit Einzelheiten erschlagen. Der schaltkreis ist ein "normaler" OpAmp basierter Stromregler, der durch das PWM Signal vom µC aktiviert wird (aus wenn kein Signal anliegt). Siehe Anhang. Frank Bär schrieb: > Der Regler wird ja sicherlich über einen Satz Kondensatoren gespeist, > und zwischen IC und den Kondensatoren hat eine Verbindung zu GND sowieso > nichts mehr zu suchen. Der Rückstrom der PWM wird an den Minuspol der > Kondensatoren zurückgeführt. Damit sieht die GND-Plane den Strom durch > die LEDs gar nicht. Ich habe die LED Kathoden mit 4.7µF gepuffert (wahrscheinlich zu wenig?). Ansonsten lässt sich das aber nicht 100% auf meinen Stromregler (weil kein standard PWM Regler IC) übertragen oder? Frank Bär schrieb: > Hier wäre > interessant, welches Modul du benutzt Ich habe derzeit vor das SPBT2632C2A zu verwenden. Das will nach Datenblatt 6mm Luft in alle Richtungen von der Antenne. Frank Bär schrieb: > - Evtl. den "DGND" auf dem Top-Layer des Analog-PCB als Polygon > ausführen Moment! Ich habe keinen DGND mehr!!? ;) Tatsäclich wäre mir jetzt nicht ganz klar was du meinst: Den Rückstrompfad auf der gemeinsamen GND plane? Oder eben räumlich (durch cut) abgegrenzten Bereich der selben GND plane? Frank Bär schrieb: > jedem > analogen Schaltkreis zumindest in der VDD-Anbindung noch einen passenden > Ferrit zu spendieren. Top, habe ich schon gemacht (60Ohm@100MHz): http://de.farnell.com/wurth-elektronik/742792602/ferrit-smd-60ohm-0603/dp/1635704RL Frank Bär schrieb: > Wenn du zumindest das Analog-Frontend als > Testaufbau zur Verfügung hast Leider noch nicht, ich lege gerade beides parallel zueinander aus um Abstimmen zu können. Die Idee ist aber gut! Zu SPI: Frank Bär schrieb: > Das klingt doch gut. Wenn ich dich richtig verstanden habe, sind 500Ohm Widerstände da nicht nötig? Zuletzt: Ich habe mal erneut Bitmap bemüht um die wichtigsten Komponenten den PCB Seiten zuzuordnen (so wie es bisher geplant ist). Dabei ist aber noch alles verhandelbar. Momentan war meine Idee/Hoffnung: Powersupply + Bluetooth auf der Oberseite von PCB1, µC/Digitale Teile auf der Unterseite, Analoge Teile auf PCB2 Oberseite (unterseite kann auch genutzt werden, wäre aber platztechnisch besser wenn nicht). Beide Platinen können ggf. 6lagig werden, wenn ich dafür wichtige Analoge signale rundum geschirmt bekomme. So z.B. die µV Signale von "unter" der Platine (Stecker) zum Analogfrontend.
:
Bearbeitet durch User
Alex v. L. schrieb: > Frank Bär schrieb: >> Da du keine Angabe zum Schaltkreis machst > > Sorry, ich wollte hier nicht mit Einzelheiten erschlagen. Der > schaltkreis ist ein "normaler" OpAmp basierter Stromregler, der durch > das PWM Signal vom µC aktiviert wird (aus wenn kein Signal anliegt). > Siehe Anhang. > > Frank Bär schrieb: >> Der Regler wird ja sicherlich über einen Satz Kondensatoren gespeist, >> und zwischen IC und den Kondensatoren hat eine Verbindung zu GND sowieso >> nichts mehr zu suchen. Der Rückstrom der PWM wird an den Minuspol der >> Kondensatoren zurückgeführt. Damit sieht die GND-Plane den Strom durch >> die LEDs gar nicht. > > Ich habe die LED Kathoden mit 4.7µF gepuffert (wahrscheinlich zu > wenig?). Ansonsten lässt sich das aber nicht 100% auf meinen Stromregler > (weil kein standard PWM Regler IC) übertragen oder? 4,7µF kann schon reichen, hat aber mit meinem Ansatz nichts zu tun. In deinem Bild ist klar sichtbar, wo der LED-Strom fliesst. Den Strompfad solltest du über einen ausreichend großen Kondensator (1..10µ) schliessen. Zusätzlich hat sich der OpAmp noch einen C für seine Versorgung verdient , zum Beispiel 100nF || 1µF. Bei der Führung des PWM-Signals vom µC ist wieder der Rückstrompfad zu beachten, genauso wie der Basisstrom an deinem BJT, der über den Emitter zum OPV bzw. zur Stützkapazität zurückfliessen möchte. > > Frank Bär schrieb: >> Hier wäre >> interessant, welches Modul du benutzt > > Ich habe derzeit vor das SPBT2632C2A zu verwenden. Das will nach > Datenblatt 6mm Luft in alle Richtungen von der Antenne. Mit 6mm kann man doch klarkommen, sollte sich mit der Stapelhöhe nicht beissen. > Frank Bär schrieb: >> - Evtl. den "DGND" auf dem Top-Layer des Analog-PCB als Polygon >> ausführen > > Moment! Ich habe keinen DGND mehr!!? ;) Tatsäclich wäre mir jetzt nicht > ganz klar was du meinst: Den Rückstrompfad auf der gemeinsamen GND > plane? Oder eben räumlich (durch cut) abgegrenzten Bereich der selben > GND plane? Ich schrieb absichtlich "DGND", weil es ja trotzdem rein geometrisch einen Massebereich gibt, in dem getaktete Rückströme fliessen. Der "DGND" existiert insofern nur virtuell, rein schematisch betrachtet ist es das selbe Netz. Ich meinte den Rückstrompfad für deine digitalen Signale. Der sollte ja sowieso auf Top sein, wenn es sich nicht vermeiden lässt und direkt vom ADC zum Steckverbinder führen. > Frank Bär schrieb: >> jedem >> analogen Schaltkreis zumindest in der VDD-Anbindung noch einen passenden >> Ferrit zu spendieren. > > Top, habe ich schon gemacht (60Ohm@100MHz): > http://de.farnell.com/wurth-elektronik/742792602/ferrit-smd-60ohm-0603/dp/1635704RL > > Frank Bär schrieb: >> Wenn du zumindest das Analog-Frontend als >> Testaufbau zur Verfügung hast > > Leider noch nicht, ich lege gerade beides parallel zueinander aus um > Abstimmen zu können. Die Idee ist aber gut! > > Zu SPI: > Frank Bär schrieb: >> Das klingt doch gut. > > Wenn ich dich richtig verstanden habe, sind 500Ohm Widerstände da nicht > nötig? Nein, bei so geringen Taktfrequenzen sind sie gut einsetzbar. Bei 1-2MHz wirken sich die 500Ohm nur auf die Flankensteilheit aus, beeinträchtigen aber die Signalübertragung definitiv noch nicht. Insofern ein klares Ja zu den 500Ohm-Widerständen. > > Zuletzt: Ich habe mal erneut Bitmap bemüht um die wichtigsten > Komponenten den PCB Seiten zuzuordnen (so wie es bisher geplant ist). > Dabei ist aber noch alles verhandelbar. Momentan war meine > Idee/Hoffnung: > > Powersupply + Bluetooth auf der Oberseite von PCB1, µC/Digitale Teile > auf der Unterseite, Analoge Teile auf PCB2 Oberseite (unterseite kann > auch genutzt werden, wäre aber platztechnisch besser wenn nicht). Nach meinem bisherigen Verständnis hast du ja auf dem unteren PCB nur den OpAmp für die PWM und den ADC, evtl. noch etwas Hühnerfutter. Spricht also meiner Ansicht nach erst einmal nicht viel dagegen.
Vielen Dank für deine Hilfe Frank. Ich denke jetzt muss ich all das mal einbauen (teilweise parallel schon passiert) und dann sehen und hoffen! Frank Bär schrieb: > Mit 6mm kann man doch klarkommen, sollte sich mit der Stapelhöhe nicht > beissen. Grade so schon, die ist momentan bei 3.5 geplant. Aber selbst bei <6mm habe ich mich gefragt: Im prinzip habe ich dann doch zwei gegenüberliegende GND planes (in den tieferen Layern). Was passiert mit den in diesen Spalt gestrahlten Elektromagnetischen Wellen des BT Moduls? nicht dass die hin und zurück reflektiert werden (oder derartiges), was mir die Störung, die eingefangen wird, eher verstärkt!
Denk mal über die Wellenlänge des BT-Signales nach ;-) Damit erübrigt sich die Frage dann.
ja habe ich schon - 12,5cm ;) Aufgrund meiner Fehlenden Erfahrung mit lambda/2, /4, ... hatte ich nur sorge dass Bruchteile ausreichen aber aufgrund deiner Antwort gehe ich mal davon aus dass das unerheblich ist. Leiterbahnlängen wären dann ja auch erst gefährlich ab ca 3cm (labmda/4) - und die sind aber schnell erreicht! Alles was länger ist als 3cm also lieber zwischen zwei GND planes im 6Layer PCB? Oder mache ich mir da gerade weiterhin zu viele Sorgen?
Antennen funktionieren dann, wenn GENAU eine Lambda-Länge (bzw. lambda/4 usw) erreicht ist. Mit einer beispielsweise 10cm durchmessenden Ringantenne wirst du kein WLAN oder BT reinkriegen.
Angehängte Dateien:
-
gnd.PNG
190 KB
Nun ist diese Diskussion bereits über einen Monat her und ich habe einen Großteil umgesetzt. Jetzt bin ich allerdings direkt an der heißen Stelle der SPI-GND Anbindung und hoffe noch einmal auf eure Ratschläge. Im Anhang sieht man die Region von Interesse. Ich habe dort alles relevante einmal eingefärbt. In der Mitte befindet sich ein Analogfrontend mit SPI Schnittstelle. Der digitale (hochgetaktete Bereich) ist im Bild im Viertel unten links. SPI bahnen sind hellblau. Generell ist es ein 6 lagen Layout und ich habe vor zwei lagen als GND layer zu nehmen. der AGND Layer ist grau schraffiert im Hintergrund zu sehen. Die Spannungsversorgung (vorallem die präzisionsspannung für die Analogteile) kommt von einem Stecker (J2) ganz oben im Bild. Die digitalen Signale verlassen das board am unteren Stecker (J1). Die Frage ist nun folgende: Der IC ist ein mixed-signal IC und hat AGND+DGND. Aus diversen application notes weiß ich ja nun, dass die trotzdem beide an einen AGND (in diesem Fall die AGND plane) sollen. Der GND Anschluss dess unteren Steckers (J1) geht auf einen DGND Teil eines übergelagerten Boards, der dann am power supply auf die AGND geführt wird. Der obere Stecker J2 besitzt direkten AGND Zugang sowie potenziell auch DGND. ==================================================================== Was ist mit der Region und den GNDs um die SPI-Bahnen zu tun? Wie dort den IC mit GND verbinden - und wo GND plane und wo nicht? ==================================================================== Wenn ich Frank oben richtig verstanden habe, soll die AGND plane unter den SPI leitungen (alle Toplayer) freigestellt sein und auf dem Toplayer ein Rückstrompfad bereitgestellt werden. Ist es empfehlenswert diesen Rückstrompfad dann mit dem (lila) DGND des Topboards (dort GND von µC etc.) zu verbinden? Wie sollte dann aber in diesem Fall die Anbindung des GND Strompfads an den IC aussehen? Doch nur über die DGND pins - oder an gemeinsame DGND/AGND pins - und damit die Massefläche? Bevor ich zu viele Fragen stelle: Wie würdet ihr hier das GND management konkret umsetzen unter der einzigen Zusatzinformation, dass das aufgesteckte board einen AGND und einen DGND Bereich hat, der am power supply breit zusammengeführt wird?
:
Bearbeitet durch User
Angehängte Dateien:
-
gnd.PNG
200 KB
Wahrscheinlich wirkte die Frage zu speziefisch - eigentlich müsste sie aber für erfahrenere layouter hier einfach zu beantworten sein. Ich stelle sie nochmal anders, in der Hoffnung, dass die Antworten einfacher zu geben sind: Wie sorge ich in dem Layout im Anhang dafür, dass die digitalen SPI signale (blau) die analogen Signale des mixed signal Chips möglichst wenig stören? (1): Wie binde ich den mixed signal Chip an, wenn der AGND und DGND pins hat und ich auch jeweils eine analog und digital GND referenz bereitstellen kann? Wer hierauf antworten mag, hilft mir bereits sehr! ========================== Wer sich die Mühe machen will meine Frage trotz der Anmerkungen aus dem bisherigen Beitrag zu verstehen: (2): Der Mixed Signal Chip sollte eigentlich mit allen GND Pins an AGND. Auf einer Platine, die auf die Conenctors J1/2 aufgesteckt wird, gibt es getrennte AGND/DGND Layer, die am Power Supply zusammen gehen. Die Frage ist: Wie binde ich die untere Platine mit dem Chip an und wie gehe ich mit den SPI Leitungen um: Darunter freistellen? Drumherum (top) GND bahnen - dann aber AGND oder DGND nutzen? Der Strompfad der SPI Leitungen sollte beachtet werden, also sind alle Leitungen auf dem Toplayer. Der GND Layer direkt darunter darunter (im Bild NICHT grau schraffiert, also freigestellt) ist ein Fragezeichen: Er könnte leer sein, auf DGND liegen oder auf AGND. (3) Meine einzige Idee bisher: Unter den SPI bahnen freistellen, alle Referenzen auf AGND und um die SPI Leitungen herum AGND Leitungen auf der Toplage führen
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.