Hallo zusammen Obwohl das Thema schon viele Male diskutiert worden sein dürfte - interessieren tut es mich doch. Eigentlich ist es eine Schulaufgabe (Designen Sie einen Car Charger). Kann aber auch täglich im Leben eines Elektronikers / El. Ing. vorkommen. Frage Wie designt man einen DC/DC-Wandler mit möglichst hohem Wirkungsgrad? Wie viel machen die Bauteile aus, wie viel das Design? Beim komplexeren Design: An der Diode fällt am meisten Leistung ab. Wird in der Praxis oft die Diode durch einen MOSFET ersetzt? Wie viel Leistung kann man in ~Prozent einsparen? Beispiel Uin: 10-24V Uout: 5V / 2A Der IFX80471 ist schon vorgegeben. Dazu konkret die Frage: Vom Anschluss X101 gehe ich zuerst auf den C105 und erst dann auf den R100. Wäre es hier besser gewesen, ein Plane zu machen? Platz hat man ja. Zum Design: Mit dem DMM gemessen, hat man einen Wirkungsgrad von ~70%. Noch ohne Messungen (kommen noch). Durch Senken des R102 (Gate-Vorwiderstand) sollten schon noch 85% drin sein. Was ratet ihr für einen Gate-Vorwiderstand um einen möglichst hohen Wirkungsgrad zu erreichen? Kann man den berechnen? Hier geht es ja nicht um die Ladung von Gate zu Treiber, sondern viel mehr wie schnell der MOSFET schaltet. Zu schnell schalten ist dann auch wieder nicht gut. Danke für all die Anregungen.
Angehängte Dateien:
-
Schema.png
40 KB -
Layout.png
65 KB
:
Bearbeitet durch User
Ich verstehe nicht, welchen Einfluß der Gate-Widerstand auf den Wirkungsgrad habe soll. Uns was bewirkt R100? Der Innenwiderstand von L100 wäre wichtiger. Und warum ist Infineon vorgegeben? Auf die Truppe käme ich zuletzt.
70% Wirkungsgrad ist schon eher mau. Variation des gate-Widerstandes halte ich allerdings nicht für vielversprechend. In solchen Fällen versuche ich erstmal mit nem Oberflächenthermometer heraus zu bekommen, wo die Wärme bleibt. Controller die einen PMOS ansteuern, sind da eher ungünstig. Könnte durchaus sein, dass der controller selbst auch deutlich heizt. Effizienter sind NMOS mit bootstrap-Ansteuerung. Wenn Dir Wirkungsgrad wichtig ist, solltest Du einen Synchron-Buck ins Auge fassen.
thomas s schrieb: > Ich verstehe nicht, welchen Einfluß der Gate-Widerstand auf den > Wirkungsgrad habe soll. Je langsamer der MOSFET schaltet (f=150kHz), desto grösser werden die Schaltverluste. Der MOSFET wird im Moment ~50°C warm. Die Verluste setzen sich aus Schalt- und Leitverluste zusammen. Die Leitverluste ändern nicht. Und mit einem RDdson von 12.5mOhm sind sie auch sehr klein. Es muss mit der Ansteuerung zusammenhängen. Leider habe ich noch keine Messungen. voltwide schrieb: > In solchen Fällen versuche ich erstmal mit nem Oberflächenthermometer > heraus zu bekommen, wo die Wärme bleib Die bleibt bei Diode, MOSFET (beide ~50+C) und ein Teil auch bei der Spule. Als erstes werde ich die nächst grössere Spule nehmen (6.5A statt 3A). Die Diode leitet ab 315mV. Was kann man an dieser noch optimieren? Grösseres Gehäuse? Spielt doch keine Rolle. Das IC (finde ich auch speziell) wurde vom Lehrer so vorgegeben. Daraus auch das Design mit dem R100, welcher übrigens für die Strombegrenzung gedacht ist.
:
Bearbeitet durch User
Die Schaltverluste nehmen mit steigender Frequenz zu. Und welchen Einfluß hat der Gate-Widerstand auf die Schaltfrequenz?
> Wie designt man einen DC/DC-Wandler mit möglichst hohem Wirkungsgrad? > Wie viel machen die Bauteile aus, wie viel das Design? Mit den falschen Bauteilen oder dem falschen Layout kannst du jeweils alles versauen. Die Diode hat eine niedrige Flußspannung, scheint OK. Der PMOS hat einen niedrigen Widerstand, aber die Gateladung bremst die Flanken und treibt die Verluste nach oben. Vergleiche mit z.B. IRFR5305. Der Regler kann "nur" 1A peak und bietet einen Spannungshub von 8-8,5V -> 8,2Ω, kleiner gehts nicht. 10Ω sind gut. Layout hab ich noch nit angeschaut, achte auf die Umladekreise: C(in)->Rv->PMOS->L->C(out), D->L->C(out). Werden die weitläufig oder zu hochohmig, gehen die Verluste hoch oder der Regler stirbt. Tip: breitere Leiterbahnen haben eine geringere Induktivität. > Beim komplexeren Design: An der Diode fällt am meisten Leistung ab. Wird > in der Praxis oft die Diode durch einen MOSFET ersetzt? Wie viel > Leistung kann man in ~Prozent einsparen? Integrierte Schaltregler mit Synchrongleichrichtung drin haben Vorteile bei kleiner Ausgangsspannung, denn dann fallen Diodenverluste umso mehr ins Gewicht. Zweiter Vorteil: kompakteres Design mit kleineren Umladekreisen. Kann man auch bei 5V machen. Schau dir mal die Kurvenformen aufm Skop an. 10:1 Tastkopf nehmen. -- Schaltplan und Layout passen nit zusammen. Eingangsfiter und Transientenschutz fehlen. Ein automotive Design wird das so noch nit.
D. E. schrieb: > Wie designt man einen DC/DC-Wandler mit möglichst hohem Wirkungsgrad? Schau dir die Datenblätter der Schaltregler mit hohem Wirkungsgrad an, über 96%, und deren Bauteilemopfehlungen in AppNotes. Es kommt auf jedes Bauteil an, und Synchrongleichrichtung. Hohe Schaltfrequenz macht es weger leichter erreichbarer hoher Spulengüte auch einfacher.
D. E. schrieb: > Wie designt man einen DC/DC-Wandler mit möglichst hohem Wirkungsgrad? D. E. schrieb: > Der IFX80471 ist schon vorgegeben. In diesem Fall vor allem (wie schon von meinen Vorrednern erwähnt) durch den Austausch des Reglers gegen einen synchronen (in einem Neudesign sowieso immer erste Wahl). Dabei dann gleich noch drauf achten, dass es den Chip auch mit AEC-Q gibt. Die von Ihnen gemessenen Temperaturen sind ein Mittelwert aus den Verlustleistungen aller Bauteile, da sich alles bei einer so kleinen Platine gegenseitig beeinflusst und man nur bei stärkeren Verlustleistungsunterschieden das auch pro Bauteil differenzieren kann.
>AEC-Q
Für was sollte ein Ladegrät das brauchen?
Die Bauteile sind deshalb ja nicht hochertiger.
D. E. schrieb: > Hallo zusammen > > Obwohl das Thema schon viele Male diskutiert worden sein dürfte - > interessieren tut es mich doch. > > Eigentlich ist es eine Schulaufgabe (Designen Sie einen Car Charger). > Kann aber auch täglich im Leben eines Elektronikers / El. Ing. > vorkommen. > > Frage > Wie designt man einen DC/DC-Wandler mit möglichst hohem Wirkungsgrad? > Wie viel machen die Bauteile aus, wie viel das Design? > > Beim komplexeren Design: An der Diode fällt am meisten Leistung ab. Wird > in der Praxis oft die Diode durch einen MOSFET ersetzt? Wie viel > Leistung kann man in ~Prozent einsparen? > > Beispiel > Uin: 10-24V > Uout: 5V / 2A > > Der IFX80471 ist schon vorgegeben. > > Dazu konkret die Frage: > Vom Anschluss X101 gehe ich zuerst auf den C105 und erst dann auf den > R100. Wäre es hier besser gewesen, ein Plane zu machen? Platz hat man > ja. > > Zum Design: Mit dem DMM gemessen, hat man einen Wirkungsgrad von ~70%. > Noch ohne Messungen (kommen noch). Durch Senken des R102 > (Gate-Vorwiderstand) sollten schon noch 85% drin sein. > Was ratet ihr für einen Gate-Vorwiderstand um einen möglichst hohen > Wirkungsgrad zu erreichen? Kann man den berechnen? Hier geht es ja nicht > um die Ladung von Gate zu Treiber, sondern viel mehr wie schnell der > MOSFET schaltet. Zu schnell schalten ist dann auch wieder nicht gut. > > Danke für all die Anregungen. Hallo, du kannst doch mal mehr Informationen rausrücken >.> Mit welcher Last hast du denn deinen Wandler betrieben, wo du deine 70% gemessen hast? F=150kHz stimmt auch nicht, es sind eher 360kHz. Und von 70% auf 85% nur durch ändern deines 10Ohm Gatewiderstandes ist utopisch. Der Gatetreiber von deinem Chip hat im Worstcase Tfall+Trise von ca. 125nS. Das würde wenn der FET ideal wäre, ca. 1Watt Schaltverluste hervorrufen(bei Pmax und Uinmax). Jedoch wird dein FET nicht so schnell schalten(schau dir mal das DB an), wie es der Gatetreiber kann(hinzu kommen noch Coss Verluste und Treiber-Verluste). Synchron-Gleichreichtung macht nur Sinn, wenn du hohe Ausgangsströme haben möchtest, das rechnet sich nicht, zusätzliche Ansteuerung, wieder Treiber Verluste, mehr Schaltverluste, mehr RR Verluste. Mehr Bauteilaufwand. Es sei denn du wechselt den Controller, und holst dir einen Chip der alles schon intern hat(auch den Synchron-FET). Da gibts welche die haben exzellente (werbetechnisch versprochene) Wirkungsgrade. Wirkungsgrad kannst du steigen, in dem in erster Linie deine Bauteile optimierst, heißt bessere Spule, besserer Transistor, bessere Diode etc... Wobei die Diode schon eine gute ist. Mit der Schaltfrequenz runter, keine langen Wege im Leistungskreis im Layout. ZVT-ZCT wäre auch eine Maßnahme, aber aufwändig(Würde auch wieder weniger EMI bedeuten). Wie auch schon von diversen Vorrednern hier geschrieben, besorg dir einen anderen Controller. Sag deinem Lehrer/Prof, es würde bessere Alternativen geben. Schau dir mal die PI33xx Serie an. Freundliche Grüße
Dispol schrieb: > Die Bauteile sind deshalb ja nicht hochertiger. Dann scheinen Ihnen das elementare Verständnis diesbezüglich zu fehlen...
Helge A. schrieb: > Der PMOS hat einen niedrigen Widerstand, aber die Gateladung bremst die > Flanken und treibt die Verluste nach oben. Vergleiche mit z.B. IRFR5305. Im Vergleich zum FDMS6673BZ hat der IRF aber länger andauernde Flanken? Wir mussten bei den Berechnungen den Mittelweg zwischen Leit- und Schaltverluste gehen. Im Moment sind die Schaltverluste bei 100mW, Leit- bei 15mW (@1A). Beim IRF dürfte das noch grösser sein. Helge A. schrieb: > Der Regler kann "nur" 1A peak und bietet einen Spannungshub von 8-8,5V > -> 8,2Ω, kleiner gehts nicht. 10Ω sind gut. Da hast du recht. Da habe ich mich zu wenig geachtet. Werde mal einen 8R2 einsetzen. Interessierter schrieb: > F=150kHz stimmt auch nicht, es sind eher 360kHz. Hmm... stimmt ;). Der Regler wurde bei 1A elektr. Last betrieben. Interessierter schrieb: > Jedoch wird dein FET nicht so schnell schalten(schau dir mal das DB an) Mit typ. 28ns+79ns = 107ns, resp. max 45ns+127ns=172ns stimmt das. Dennoch danke für den Tipp. Hatte gar nicht darauf geachtet. (Farnell: 2083282). Interessierter schrieb: > bessere Spule, besserer Transistor, bessere Diode Für die Spule habe ich einen Ersatz. Transistor dürfte schwierig werden. Eigentlich war ich der Meinung, dass der Transistor einer der Besten ist (unter Einhaltung der Grösse und Preis unter 5€) auf dem Markt. In der Klasse haben wir verschiedene Teams. Platinengrösse ist gegeben. Das IC auch. Da alle mit diesem IC arbeiten, macht es die Aufgabe für alle gleich schwierig/einfach. Erstaunlicherweise gab es Teams welche n=90% hinkriegten. Ob das auch stimmt, überprüfte ich nicht. Unsere 70% waren aber für uns doch tiefer als erwartet. Für weitere/genauere Aussagen mache ich am Montag Messungen :). Werde mal schauen was die Halbierung des R_DC der Spule ausmacht. Und eben der R102. Danke mal für die Tipps.
D. E. schrieb: > Der Regler wurde bei 1A elektr. Last betrieben. D. E. schrieb: > Erstaunlicherweise gab es Teams welche n=90% hinkriegten. Ob das auch > stimmt, überprüfte ich nicht. Unsere 70% waren aber für uns doch tiefer > als erwartet. Unter welchen Bedingungen wurden denn die Wirkungsgrade ermittelt: -> Eingangsspannung -> ? -> Ausgangsspannung: 5V -> Ausgangsstrom: 1A? Auch bei allen Teams unter den gleichen Bedingungen? Je kleiner die Eingangsspannung ist, desto höher werden die Wirkungs- grade ausfallen. Da bei Ihnen die Schaltfrequenz, der Ausgangsstrom, der Eingangsspannungbereich, die Ausgangsspannung und der Regler fest definiert sind, sind die ermittelten Wirkungsgrade von 70% und 90% unter den selben Bedingungen kaum erklärbar. Da müsste man schon bei den Bauteilen der Power-Rail ganz falsch ausgewählt haben. Oder Messfehler. 90% von 12V auf 5V mit 1A und dann noch mit Diode ist meiner Meinung nach SO nicht machbar. Die ~70% halte ich für realistisch.
Für so auffällig schlechten Wirkungsgrad fällt mir eigentlich nur die Spule ein, sofern sie in die Sättigung geht. Deren Sättigungsstrom muß auf jeden Fall höher angesetzt werden als der maximal gelieferte Spitzenstrom des PMOS. Andernfalls könnte der Wandler in jedem Zyklus in die die Strombegrenzung fahren. Das Rechtecksignal über dem drain des PMOS dürfte dabei vom erwarteten PWM-Signal sichtbar abweichen. Eine andere Möglichkeit wäre Schleifeninstabilität, die zu subharmonischen Oszillationen führt. Hier können durchaus Fehler im Layout des Aufbaus bei sonst korrekter FreqKompensation auschlaggebend sein. Durch die dabei resultierende FrequnenzTeilung des PWM-Taktes kann auch hier die Drossel in die Sättigung fahren mit den beschriebenen neg Effekten. Also mal schauen, ob am PMOS-drain wirklich ein sauberes 360kHZ PWM-Signal anliegt.
Hallo nochmal, zu dem obigen vorgeschlagenen anderen FET. Vergleich doch einfach mal die Kapazitäten und Gate-Ladungen. G Dein eingesetzter hat ja fast 6nF GateKapazität, so auch noch nicht gesehen. G Da wird einem ja schwindelig was da unnötig im Gate verheizt wird. Wie hast du denn die Schaltverluste gemessen? Freundliche Grüße
aec-q schrieb: > 90% von 12V auf 5V mit 1A und dann noch mit Diode ist meiner Meinung > nach SO nicht machbar. Die ~70% halte ich für realistisch. Danke für die Einschätzung. Ja, Eingang: 12V Ausgang: 5V/1A Gemessen wurde nur Aus- / Eingang von Strom/Spannung mit DMM. Also sehr grob. Mir geht es nicht primär um die gestellte Aufgabe (die Schule/Projekt ist nun auch nicht soo wichtig). Mich interessiert mehr der praxisnahe Bezug: Ist das Layout so akzeptabel - was kann man verbessern? Filter wären noch angebracht (wurde erwähnt - hat im CarCharger leider kein Platz). R_spule ist wichtiger als es auf den ersten Moment scheint etc. Interessierter schrieb: > Wie hast du denn die Schaltverluste gemessen? Nicht gemessen - berechnet. Verluste zu messen ist nicht so einfach. Die hohe Gatekapazität war uns auch aufgefallen. Diese ist aber gegen-proportional zum RDSON. Und bei einer Frequenz von 360kHz und Imax=2A sind nun mal die Leitverluste höher zu gewichten als die Schaltverluste (mit diesem FET jetzt 25mW Leit- zu 100mW Schaltverlusten). Ich werde aber das ganze Design mal komplett berechnen. Einfach alles. Die Gate-Ladungen hatten wir bis hierher tatsächlich vernachlässigt (wie man das so üblicherweise macht). Diese fallen aber im IC ab.
Angehängte Dateien:
-
TEK00002.PNG
28 KB
Soo.... Im Anhang ist eine Messung, die das Problem zeigt. Kanal 1: Eingangsspannung Kanal 2: Ausgangsspannung Anhand der Einggangsspannung ist zu erkennen (ebenso wie eine Messung des GATE vom MOSFET), dass das Treiber-IC den MOSFET nach ein paar hundert ns kurz ausschaltet. Die Speisung des IC's ist konstant - ein Reset des Bausteins sehe ich nicht als Ursache. Bei der Überprüfung des Schemas bemerkten wir, dass der Feedback (FB) bei der 5V-Version nicht verbunden ist. Ein nachträgliches Anpassen hat keine Verbesserung zu Tage geführt. Der Pin "Sync" ist bei der Pinbeschreibung und im Application Sheet unterschiedlich angeschlossen. Die Variation Open/10k auf GND brachten auch keine Verbesserung. Im Kapitel 7.8.1 (S.23) des DB steht, dass das Verhältnis Rshunt/Spule den Wert 1000 nicht überschreiten darf. Mit 47mR und 47uH sind wir gerade auf 1000... Diesen Punkt haben wir noch nicht getestet. Hat jemand anhand der Fehlerbeschreibung/Oszi-Bildes einen Anhaltspunkt, wo der Fehler liegen könnte?
Man sieht immer einen kurzzeitigen schaltenden Takt im Wechsel mit einem Takt mit langer Einschaltdauer. Die GesamtPeriodizität liegt bei ca 6us, entsprechend 2 Taktzyklen. Das Tastverhältnis springt hin und her zwischen den Zyklen. (Stichwort "subharmonic oscillation") Vermutlich stimmt die Ausgangsspannung im Mittel, aber es gibt zusätzlichen Ripple. Die Regelung ist instabil, sie pendelt hin und her mit halber Taktfrequenz. Das sollte man mit dem Scope auf dem Ausgang des Fehlerverstärkers auch so sehen können. Tritt dieser Fehler erst ab einer bestimmten Last auf? Dann könnte die Speicherdrossel in die Sättigung gehen. Oder die Regelung fängt sich Störungen ein - am kritischesten ist der KomparatorEingang der den Ausgangsspannungsteiler gegen die interne Referenz vergleicht. Das Layout in diesem Bereich kann sehr kritisch sein! Es kann auch helfen, die Bandbreite der Regelverstärkung herab zu setzen, z.B. durch einen größeren Ausgangskondensator. Derartige Störungen sind in der Praxis keine Seltenheit. Sie senken erfahrungsgemäß den Wirkungsgrad im Vergleich zum stabile Betrieb mit konstantem Tastverhältnis.
:
Bearbeitet durch User
Ès könnte sein, daß der Baustein Überstrom detektiert. Das kann durch Leiterplattendesign oder Sättigung der Induktivität passieren. Ich sehe als Designfehler an, daß die Feedback-Leitung zu Pin 2 & 3 unter der Induktivität durchläuft. Außerdem beginnt diese auch unter der Induktivität und nit hinter den Kondensatoren C101 & C102. Wenn du Schwierigkeiten mit dieser Leiterbahn hast, denke über die Plazierung dieser Kondensatoren rechts und links des Spulen-Pins nach. R107, R108, R109, D101 sind nit im Schaltplan zu finden. Du hast ein paar Leiterbahn-Mäander. Wenn du R100 um 90° drehst, wird das etwas besser. C105 wäre bei mir an der Stelle, wo jetzt D101 sitzt.
Helge A. schrieb: > Ich sehe als Designfehler an, daß die Feedback-Leitung zu Pin 2 & 3 > unter der Induktivität durchläuft. Jepp - das ist ein Kardinalfehler! Das Magnetfeld der Speicherdrossel koppelt direkt in die Regelschleife ein. -> Drossel weit weg vom Regelschleifeneingang platzieren -> Magnetisch geschirmte Drossel nehmen. mach dazu einen einfachen Test: Drossel über 10-20cm Doppelleitung verlegen - das hilft meist sofort! Der Effekt läßt sich übrigens auch in spice simulieren mit einer gekoppelten Zusatzwicklung in Reihe zum KomparatorEingang.
:
Bearbeitet durch User
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.