Komische Balken am Rande des Bildes

[GS (chromosoma)]

Abend
Ich habe DE1-SoC board und Sony XC-E150CE CCD Kamera.

Zur zeit funktioniert alles recht gut. Das einzige Problem sind zwei 
schwarze Balken am Rand das Bildes. (s. Bild)
Ein doppeltes Rand links, und ein schmales rechts.
Ich weiß nicht wo diese herkommen, denn ich nehme  nur "active video" 
auf.

Hier kurz wie es bei mir funktioniert.

Auf DE1-SoC sitzt ein ADV7180 und liefert die Daten an FPGA im 8-bit 
ITU-R BT.656 YCrCb 4:2:2 Format.


Nun hat FPGA ein kleines Modul, der folgendes macht.

1. Warte auf Vsync von Frame 1
2. Warte auf StartActiveVideo (SAV)
3. Setze VideoEnabel=1 (Daten werden in SDRAM gespeichert) und warte auf 
EndActiveVideo (EAV) oder Vsync (ende von Frame 1)
4. Nach EAV setze VideoEnable=0 warte auf SAV (nächste Zeile)
usw

D.h. Ich soll nur das tatsächliche Bild abspeichern. Doch ich sehe diese 
Balken, als ob diese von "blanking" kommen. Ich habe versucht einiges in 
meinem Design zu ändern, doch die Balken sind immer da, unverändert.

Anbei mein Code für das Oben genanntes Modul:

library ieee;

use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity BT656 is
port(
clk: in std_logic;
datain: in std_logic_vector(7 downto 0);
dataout: out std_logic_vector(7 downto 0);
done: buffer std_logic;
capen: in std_logic;
venable: buffer std_logic
);
end BT656;

architecture main of BT656 is
type fifo is array(3 downto 0) of std_logic_vector(7 downto 0);
signal waitvs: std_logic:='1';
signal waitav: std_logic:='0';
signal field: std_logic:='0';
signal flag: std_logic:='0';
signal tv_buff:fifo;
begin

process(clk)
begin
if rising_edge(clk) then
   dataout<=datain;

  if(capen='1')then
     
  for i in 0 to  2 loop
     tv_buff(i+1)<=tv_buff(i);    
  end loop;
    tv_buff(0)<=datain;
  if(waitvs='1')then---------waiting for vert sync blanking of the field 0
    if(field='0')then
      if(tv_buff(3)="11111111" and tv_buff(2)="00000000" and tv_buff(1)="00000000" and tv_buff(0)="10101011")then----vertical sync of field1
      waitvs<='0';
      waitav<='1';-----wait for active video signal
      end if;
    else
      if(tv_buff(3)="11111111" and tv_buff(2)="00000000" and tv_buff(1)="00000000" and tv_buff(0)="11101100")then----vertical sync of field2
      waitvs<='0';
      waitav<='1';-----wait for active video signal
      end if;
    end if;
  end if;   
 
  if(waitav='1')then
     if(field='0')then
      if(tv_buff(3)="11111111" and tv_buff(2)="00000000" and tv_buff(1)="00000000" and tv_buff(0)="10000000")then--------field 1 active video signal
       venable<='1';
      waitav<='0';
      end if;
    else
       if(tv_buff(3)="11111111" and tv_buff(2)="00000000" and tv_buff(1)="00000000" and tv_buff(0)="11000111")then-------- field 2 active video signal
       venable<='1';
      waitav<='0';
      end if;
    end if;
  end if; 
  if(venable='1')then
     if(field='0')then
      if(tv_buff(3)="11111111" and tv_buff(2)="00000000" and tv_buff(1)="00000000" and tv_buff(0)="10011101")then--------end active video, wait next line
        venable<='0';
        waitav<='1';
      end if;
      if(tv_buff(3)="11111111" and tv_buff(2)="00000000" and tv_buff(1)="00000000" and tv_buff(0)="10110110")then--------end field 1, next field2
        venable<='0';
        waitvs<='1';
        field<='1';
      end if;
     else
      if(tv_buff(3)="11111111" and tv_buff(2)="00000000" and tv_buff(1)="00000000" and tv_buff(0)="11011010")then--------end active video, wait next line
        venable<='0';
        waitav<='1';
      end if;
      if(tv_buff(3)="11111111" and tv_buff(2)="00000000" and tv_buff(1)="00000000" and tv_buff(0)="11110001")then--------end field 2, capture done
        venable<='0';
        waitvs<='1';
        field<='0';
        done<='1';
      end if;
     end if;
  end if;
 else
   tv_buff(0)<=(others=>'0');
  tv_buff(1)<=(others=>'0');
   tv_buff(2)<=(others=>'0');
   tv_buff(3)<=(others=>'0');

  waitav<='0';
    if (done='1')then
       done<='0';    
    end if;
 end if;
end if;
end process;
end main;

PS
Komische streifen unter dem Bild sind erst unwichtig.

[Duke Scarring (Gast)]

Böser Kommunist schrieb:
> Das einzige Problem sind zwei
> schwarze Balken am Rand das Bildes.
Zuerstmal solltest Du rausbekommen, ob die von der Kamera oder Deinem 
Videogenerator kommen?
Dazu wäre folgendes nötig:
- Export des Kamerabildes in den PC (zur dortigen Begutachtung)
- Darstellung eines Testbildes, ohne Einfluss der Kamera

Für mich sieht es aus, als ob die Phasenlage (=Position) des HSYNC nicht 
zu den Bilddaten passt.
Hier ist auf Seite 3 das Timingdiagramm:
http://www.digilentinc.com/Data/Products/NXVGA/NXVGA_rm.pdf

Was passiert, wenn Du 'front porch' verkleinerst und in gleichem Maße 
'back porch' vergrößerst?

Evtl. kannst Du das auch am Monitor korrigieren.

Duke

[GS (chromosoma)]

Hallo. Erstmal danke für die Antwort.

Ich habe jetzt festgestellt, dass diese Balken auch ohne angeschlossene 
Kamera  da sind.

Aber wenn ich anstatt von ADV7180 Ausgabe  nur  einen konstanten Wert 
aufnehme, d.h. datain<="10011001". Sehe ich keine Balken mehr.
Ich denke der ADV1780 selbst fügt diese hinzu.
Komisch, aber ich denke ich lasse es erstmals so. Im Notfall kann ich 
diesen Rand "abschneiden"