Hallo, ich lese gerade einen speziellen Chip mit Hilfe eines FPGAs aus. Er hat ein serielles Protokoll mit Chipselect, Clock und einer Datenleitung. Diese ist bidirektional. Ich schicke also ein Kommando hin und er schickt mir dann als Slave die gewünschten Daten zurück. Das rausschieben des Codeworts sieht ganz gut aus, ich hatte jetzt nur Lust, das einlesen auch mal zu überprüfen. Gibt es da eine einfache Möglichkeit? Ich möchte nur ungern, das Verhalten des Chips auch noch in VHDL abbilden... Habe leider den Code nicht hier, der Ausgangsbuffer ist aber von der Form
1 | data_inout <= daten_raus when ( oe = '1' ) else 'Z'; |
2 | daten_rein <= data_inout; |
Grüße Joe