Hallo, eine typische Leiterkarte hat 35um Kupferschichtdicke. Ich finde leider keine Angaben, wie hoch die Toleranzen dieser Dicke liegen?
:
Verschoben durch Moderator
Copper schrieb: > wie hoch die Toleranzen dieser Dicke > liegen? http://www.circuitfoil.com/index.php/faq hth Georg
Copper schrieb: > eine typische Leiterkarte hat 35um Kupferschichtdicke. Und Deine Armbanduhr ist 50M wasserdicht. "35 µm" bedeutet ein Flächengewicht von 1 oz/ft2. Das gibt eine nominale Dicke von 34,3 µm. Dazu kommt eine gewisse Dickentoleranz, die der Hersteller tendenziell eher nach unten ausnutzt. Und die Oberfläche der galvanisch hergestellten Kupferfolie ist ziemlich rauh. Dann noch ein bisschen Schwund bei der Verarbeitung, und schon ist Deine "35 µm"-Lage nur noch 28 µm dick. http://www.fed.de/downloads/Basismaterial-Multilayer_Schnholz.pdf
Hallo soul. soul e. schrieb: > "35 µm" bedeutet ein Flächengewicht von 1 oz/ft2. Das gibt eine nominale > Dicke von 34,3 µm. Dazu kommt eine gewisse Dickentoleranz, die der > Hersteller tendenziell eher nach unten ausnutzt. Hinzu kommt, dass bei industrieller Fertigung die Kupferschicht von einer Basislage aus erst einmal galvanisch Aufgebaut wird. Auch wenn dabei versucht wird, den Stromfluss über die Platine verteilt gleichmäßig hinzubekommen, indem man an "kupferfreien" Stellen ein vorläufiges Füllmuster einfügt, so gelingt das nur teilweise, d.h. die Kupferdicke kann lokal stark schwanken. > die der > Hersteller tendenziell eher nach unten ausnutzt. Naja, beim Verhältnis der Materialkosten des Kupfers zu den Lohnkosten und dem ganzen Rest ist das Einsparpotential beim Kupfer hier in Deutschland nicht besonders groß. Aber wer den Cent nicht ehrt...:O) Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.l02.de
:
Bearbeitet durch User
Bernd W. schrieb: > Hinzu kommt, dass bei industrieller Fertigung die Kupferschicht von > einer Basislage aus erst einmal galvanisch Aufgebaut wird. Auch wenn > dabei versucht wird, den Stromfluss über die Platine verteilt > gleichmäßig hinzubekommen, indem man an "kupferfreien" Stellen ein > vorläufiges Füllmuster einfügt, so gelingt das nur teilweise, d.h. die > Kupferdicke kann lokal stark schwanken. Kenne ich anders. Galvanik = Dukos herstellen. Da keine Ätzungen vor der Galvanik, gibt's da auch keine ""kupferfreie" Stellen". Die daraus resultierende Kupferschicht wurde glaube ich mit 38-42µm angegeben.
Bernd W. schrieb: > Hinzu kommt, dass bei industrieller Fertigung die Kupferschicht von > einer Basislage aus erst einmal galvanisch Aufgebaut wird. Ja, bei allen LP ab zweiseitig dk. Informationen darüber kann allerdings nur der jeweilige Hersteller geben, er baut ja das Kupfer auf. I.A. sind das indirekte Angaben wie z.B. Outerlayer: Final copper is the min. thickness after plating according to IPC – 6012 Class 2 Man braucht also die IPC6012 und die Auskunft des Herstellers, welche Klasse er einhält. Und das gilt dann nur für diesen einen Hersteller und diese eine Sorte Leiterplatten, für die das angegeben ist. Die beigefügte Tabelle ist aus dem Dokument: https://dcchapters.ipc.org/assets/pnw/presentations/20100120_Merix.pdf Noch Fragen? Georg
Hallo Teo. Teo D. schrieb: > Bernd W. schrieb: >> gleichmäßig hinzubekommen, indem man an "kupferfreien" Stellen ein >> vorläufiges Füllmuster einfügt > Kenne ich anders. > Galvanik = Dukos herstellen. Da keine Ätzungen vor der Galvanik, gibt's > da auch keine ""kupferfreie" Stellen". > Die daraus resultierende Kupferschicht wurde glaube ich mit 38-42µm > angegeben. Das passt schon zusammen, eine beidseitig dünn verkupferte Platine wird für die durchkontaktierungen gebohrt. Dann kommt sie in ein Bad, wo sich in den Löchern eine Leitfähige Schicht ablagert. Schliesslich wird sie an den Stellen, die kupferfreibleiben sollen, mit einer Resistschicht versehen, und der Rest inklusive der Durchkontaktierungen galvanisch aufgekupfert Ddabei müssen in großen "Kupferfrei" bleibenden Stellen eben kleine Kupferinseln erzeugt werden, um den Stromfluss zu vergleichmäßigen. Zum Schluss wird das Resist entfernt und ein neues aufgetragen, dass die späteren Leiterbahnstrukturen schützen soll, aber natürlich nicht die oben erwähnten Kupferinseln. Dann wird die Vorlage bis zum trägermaterial abgeätzt und das Resist entfernt. Natürlich versucht man, diese Kupferinseln auf der Nutzfläche der Platine zu vermeiden, weil sie auch Probleme bereiten können. Aber bei exstrem ungleichmäßigen Platinen klappt das nicht. Auf jeden Fall aber werden sie in den Bereichen der Platine angelegt, die der Kunde nie zu Gesicht bekommt. Also auf den toten stellen zwischen Nutzen und auf dem Rand der Tafel, die zum Handling der Tafel nötig sind. Es gibt Rauten und Noppenmuster. Je nach Fertigungsprozess ist das eine odere andere besser. Unter galvanischen Gesichtspunkten ist das Rautenmuster zwar besser, hat aber Nachteile beim Handling, Weil das Ritzmesser oder die Fräse die Stränge durchtrennt und dabei Grate erzeugt, die entweder wieder mit zusätzlichen Arbeitsgängen entfernt werden müssen, oder im weiteren Verlauf der Bearbeitung Probleme machen können. z.b. durch das zerkratzen von Beschichtungen, wenn die Platinen gestapelt werden. Die Noppen können dagegen so klein gemacht werden (<0,8mm), das sie komplett abreissen, wenn sie vom Ritzmesser oder der Fräse erfasst werden. Allerdings hängen Details am jeweiligen Fertigungsprozess. Also am vorhandenen Maschinenpark, dem Ausbildungsstand und Geschick der Belegschaft und an der Betriebsphilosophie. Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.l02.de
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.