Forum: FPGA, VHDL & Co. VHDL: Erzeugen vonn Wait-States


VHDL: Erzeugen vonn Wait-States
von Thorsten (Gast)

Lesenswert?
• ▲
▼ 
Ich habe eine kleine Frage zu VHDL:

ich habe einen mit 33MHz getakteten Prozess. Innerhalb des Prozesses
möchte ich nun 5 clk Zyklen warten, sprich wait-states einfügen.

Wie realisiere ich diese wait-states am elegantesten und
übersichtlichsten (counter, procedure, function etc.)

Bin auf Eure Antworten gespannt.

Gruß Thorsten

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Re: VHDL: Erzeugen vonn Wait-States
von Christian (Gast)

Lesenswert?
• ▲
▼ 
Ich würde es innerhalb eines Automaten mit einem Zähler realisieren,
also ein Wait Zustand, der verlassen wird, wenn von 1 bis 5 gezählt
wurde.

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Re: VHDL: Erzeugen vonn Wait-States
von Jürgen Schuhmacher (Gast)

Lesenswert?
• ▲
▼ 
Je nach der weiteren Komplexität, würde ich einfach den Automaten 4
leere steps machen lassen- ich stamme aber auch aus einer Zeit, da man
mit Zellen noch sparsam umgehen musste :D

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.